Кр вуз фпт

Вид материала

Конспект

Содержание План лекции Вычитание двоичных чисел 4.4 Цифровые компараторы 5.1 Специальные элементы цифровых устройств 5.1.1. Логические расширители 5.1.2 Преобразователи уровней Эсл-ттл к500пу125 5.1.3. Генераторы и одновибраторы Рис. 5.3 Схема генератора на элементах И-НЕ Рис. 5.6 Схема гене­ратора на мультивибраторе Одновибратор с повторным запуском

Подобный материал:

• К вопросу о создании асу вуз: Проблемы создания и внедрения, 16.08kb.
• Программа : Учебная программа имеет модульную структуру и состоит из: обязательных, 93.82kb.
• Работа выполнена в научно-исследовательском секторе Школы-студии (вуз) им. Вл. И. Немировича-Данченко, 7376.04kb.
• Д. Е. Бурланков Все физические явления разворачиваются в пространстве с течением времени:, 268kb.
• В г. Ростове-на-Дону > I. Общие положения нир является одним из основных направлений, 69.33kb.
• Преемственность в обеспечении непрерывного экономического образования в системе «школа-ссуз-вуз», 463.36kb.
• Всероссийский конкурс «директор школы 2010» Принятие управленческих решений в организации, 816.08kb.
• Сегодня дпи нгту единственный в Нижегородском регионе вуз, где готовят инженеров химического, 79.68kb.
• Instituto Superior Tecnico крупнейший, наиболее престижный инженерный вуз Португалии,, 14.38kb.
• Гневашева В. А. Российский студент: социальный облик. По материалам мониторинга «Российский, 1950.72kb.

Тема 4: Схемотехника основных узлов комбинационных схем

План лекции:

• Сумматоры
  
• Цифровые компараторы
  

4.3. Сумматоры

Сумматоры — это комбинационные устройства, пред­назначенные для сложения чисел.

Рассмотрим сложение двух одноразрядных двоичных чисел, для чего составим таблицу сложения (таблицу истинности), в которой отра­зим значения входных чисел А и В, значение результата суммирования S и значение переноса в старший разряд Р

А	В	Р Р	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Работа устройства, реализующего таблицу истинности, описывается следующими уравнениями: S = А • В + А • В; Р =А • В.

Очевидно, что по отношению к столбцу S реа­лизуется логическая функция «исключающее ИЛИ», т. е. S = A _ B. Устройство, реализующее таблицу, называют полусумматором, и оно имеет логическую структуру, изображенную на рис. 4.25.

Рис.4.25

Поскольку полусумматор имеет только два входа, он может использоваться для суммирования лишь в младшем разряде.

При суммировании двух многоразрядных чисел для каждого разряда (кроме младшего) необходимо использо­вать устройство, имеющее дополнительный вход перено­са.

Такое устройство (рис. 4.26) называют полным сумма­тором и его можно представить как объединение двух полусумматоров (Р_вх — дополнительный вход переноса).

Сумматор обозначают через SM.

Рис. 4.26

Соединяя определенным образом полусумматоры и полные сумматоры друг с другом, получают устройство для выполнения сложения нескольких разрядов двоичных чи­сел.

В качестве примера рассмотрим устройство для сложе­ния двух трехразрядных двоичных чисел А₂ A₁ A₀ и В₂ В₁ В₀, где А₀ и В₀ — младшие разряды двоичных чисел (рис. 4.27).

На выходах S₁—S₃ формируется код суммы чисел А₂ А₁ А₀ и В₂ B₁ B₀, а на выходе Р₃ — сигнал переноса в следующую микросхему, так как при сложении двух трехразрядных дво­ичных чисел может получиться четырехразрядное число.

Рассмотренный сумматор называется параллельным сумматором.

В виде интегральных микросхем выпускаются однораз­рядные, двухразрядные и четырехразрядные двоичные сумматоры.

Рис. 4.27

Микросхема К155ИМЗ (рис. 4.28) является четырехраз­рядным сумматором, имеющим входы А_i и В_i, для подачи разрядов суммируемых чисел, выходы разрядов суммы чисел S_i вход переноса Р₀, имеющийся у младшего разряда входных чисел, и выход переноса Р₄.

С целью наращивания разрядности суммируемых чи­сел микросхемы соединяют последовательно, для чего выход переноса непосредственно соединяют со входом переноса микросхем, принадлежащим более высоким раз­рядам.

У микросхемы, суммирующей младшие разряды чисел, вход переноса Р₀ следует соединять с общим проводом.

Рис. 4.28

Следует отметить, что в рассмотренных параллельных сумматорах для суммирования в каждом разряде исполь­зуется отдельный сумматор, но перенос из разряда в раз­ряд осуществляется последовательно, что и определяет время выполнения суммирования в таком параллельном сумматоре с последовательным переносом.

Для повышения быстродействия сумматоров необходи­мо уменьшить время переноса, что достигается использо­ванием вместо последовательного параллельного переноса.

Так микросхема К555ИМ6 представляет собой четырех­разрядный сумматор с параллельным переносом.

Вычитание двоичных чисел.

Рассмотренные сумматоры могут использоваться для вычитания двоичных чисел. В этом случае операция вы­читания заменяется сложением уменьшаемого с вычитаемым, представленным в дополнительном коде, т. е. опе­рацией




где А и В — многоразрядные двоичные числа, например, четырехразрядные.



Рассмотрим пример вычитания двух десятичных чисел: из 10 вычесть 5.

Двоичный эквивалент 10 равен 1010, а 5 — 0101.

Для реализации описанного алгоритма вычитаемое нужно преобразовать в обратное, т. е. получим 1010, затем это преобразованное вычитаемое сложить с уменьшаемым и к результату прибавить 1, т. Е




Четыре младших разряда результата представляют со­бой результат 0101, т. е. 5(десятичное число).

Учитываем, что:

-при А > В, т. е. результат — положительное число, то ответ формируется в прямом коде, при этом формируется 1 переноса в более старший разряд,

-при А < В ответ формируется в обратном коде и 1 переноса в более старший разряд не образуется.

Рассмотрим реализацию операции вычитания на при­мере четырехразрядного сумматора (рис. 4.29).

Наличие или отсутствие логической 1 на выходе пере­носа Р₄ используют для распознавания знака результата, образуя циклический перенос, т. е. соединяя выход пере­носа Р₄ со входом переноса Р₀. Когда сигнал переноса со­ответствует логической 1, то реализуется описанный выше алгоритм и на выходе S_i формируется результат в прямом коде, при нулевом значении сигнала переноса результат формируется в обратном коде, который несложно преоб­разовать в прямой.

Рис.4.29


4.4 Цифровые компараторы

Цифровым компаратором называется комбинационное логическое устройство, предназначенное для сравнения чисел, заданных в двоичном коде.

Они могут определять равенство двух двоичных чисел А и В с одинаковым ко­личеством разрядов либо вид неравенства А>В или А<В. Цифровые компараторы имеют три выхода.

Схема одноразрядного компаратора представляет собой структуру логического элемента «исключающее ИЛИ-НЕ» (рис. 4.31).

Рис.4.31

Из анализа схемы следует, что если:

- А = В, то F = 1, в противном случае, т. е. при А ≠ В, F = 0.

- А > В, т. е. А = 1, В = 0, то С = 1,

- А < В, т. е. А = 0, В = 1, то D=1.

Если попарно равны между собой все разряды двух n-разрядных двоичных чисел, то равны и эти два числа А и В. Применяя цифровой компаратор для каждого разряда, например, четырехзначных чисел, и определяя значения F₁, F₂, F₃, F₄ логических переменных на выходах компа­раторов, факт равенства А = В установим в случае, когда F = F₁ • F₂ • F₃ • F₄ = 1. Если же F = 0, то А ≠ В.

Неравенство А > В обеспечивается (для четырехразряд­ного числа) в четырех случаях:

- А₄ > В₄,

- А₄ = В₄ и А₃ > В₃,

- А₄ = В₄, А₃ = В₃ и А₂>В₂,

- А₄ = В₄, А₃ = В₃, А₂ = В₂ и A₁ > В₁, (где А₄ и В₄ — старшие разряды чисел А и В).

Очевидно, что если поменять местами А_i и B_i то будет выполняться неравенство А < В.

Цифровые компараторы выпускают, как правило, в виде самостоятельных микросхем.


Так, микросхема К564ИП2 (рис. 4.32) является четырехразрядным компа­ратором, в котором каждый из одноразрядных компара­торов аналогичен рассмотренной ранее схеме.

Данная микросхема имеет расширяющие входы А<В, А=В, А>В, что позволяет наращивать разрядность обоих чисел. Для этого компараторы соединяют каскадно или параллельно (пирамидально).

Если используется одна микросхема, то на ее вход 5 следует подать логический 0, а на входы 6 и 4 — логичес­кие 1.


Рис. 4.32

Рассмотрим каскадное соединение компараторов К564ИП2 для сравнения двух восьмиразрядных чисел (рис. 4.33).

При этом соединении выходы А = В и А < В предыдущей микросхемы (младшие разряды) подключа­ют к соответствующим входам последующей.

На входы А < В, А = В, А > В микросхемы младших разрядов пода­ют соответственно потенциалы U⁰, U¹ и С¹ (U⁰ соответству­ет логическому 0, а U¹ — «1»).

В последующих микросхе­мах на входах А > В поддерживают потенциал логической единицы U¹.


Рис. 4.33




Контрольные вопросы

1. Назначение сумматоров. Пример сложения одноразрядных двоичных чисел.
   
2. Объясните разницу в применении полусумматора и сумматора.
   
3. Нарисуйте структурную схему сложения двух тёхразрядных двоичных чисел.
   
4. Расскажите о сумматоре К155ИМ3.
   
5. Объясните, как производится вычитание двоичных чисел.
   
6. Назначение цифровых компараторов. Приведите схему одноразрядного компаратора.
   
7. Расскажите о компараторе К564ИП2.
   

Лекция 10

Тема 5 : Схемотехника основных узлов цифровых схем

План лекции:

• Специальные элементы цифровых устройств
  
• Логические расширители
  
• Преобразователь уровней
  
• Генераторы
  

5.1 Специальные элементы цифровых устройств

Значительную часть современного цифрового устройства составляют блоки управления, обмена информацией, индикации, контроля, диагностики и др. В этих блоках используются схемы, которые выполняют разные специальные функции (преобразование уровней, генерирование разных сигналов, форми­рование временных параметров сигналов и др.) Требования к специаль­ным элементам очень разнообразны и, как правило, определяются конкрет­ной разработкой, в связи с чем их уровень интеграции и номенклатура значительно ниже, чем аналогичные, параметры для логических элементов.

Важным требованием при разработке специальных элементов является со­вместимость их по входу и выходу с логическими элементами, на базе кото­рых проектируется цифровое устройство, поэтому основное внимание отво­дится реализации вышеперечисленных специальных элементов на базе стандартных логических элементов.

5.1.1. Логические расширители

Логические расширители —_: специальные элементы цифровых устройств, предназначенные для увеличения количества логических входов у логиче­ских элементов, расширения класса реализованных этими элементами логи­ческих функций и построения нетипичных схем.

Поскольку первые две функции расширителей основные, расширители выполняются в составе каж­дой конкретной серии на основе базовой схемы или ее части.

Так как в элементах ТТЛ-типа операция И реализуется с помощью многоэмиттерного транзистора, то увеличить количество соответствующих входов внешним монтажом невозможно. В элементах ТТЛ-типа расширители предназначены для расширения класса реализованных функций, т. е. для реализа­ции функции ИЛИ (рис. 5.1). Выводы К и Е расширителя соединяются с со­ответствующими выводами К и Е базовых логических элементов.



Рис. 5.1 Схема расширителя по ИЛИ на 4 входа для элемента ТТЛ-типа


5.1.2 Преобразователи уровней

Кроме частей управляющей системы, хорошо реализованных средствами на основе типичных комплектов БИС микропроцессора, в типичной аппаратуре управляющей системы имеется большое количество средств соединения с объектом управления, индикации, документирования и т. д.

В большинстве управляющих систем широко используется вся номенклатура радиоэлектронных элементов: дискретные (транзисторы, диоды, резисторы, конденсаторы, индуктивности), интегральные (ИС, СИС, БИС, наборы ком­понентов), конструктивные установочные детали (клавиатура, кнопки, инди­каторы, тумблеры).

Преобразователями уровней (адаптерами, драйверами, трансляторами) назы­вают специальные элементы цифровых устройств, предназначенные для обеспечения совместимости логических уровней разных семейств цифровых элементов.

В данное время логические уровни представлены электрическими сигналами ТТЛ-элементов, и их нагрузочные характеристики стали фактиче­ски стандартными для цифровых устройств, микропроцессоров, микроЭВМ и т. п. вне зависимости от их технологии и схемотехники элементной базы.

Кроме обеспечения совместимости уровней сигналов преобразователи уров­ней должны удовлетворять специальным требованиям, например таким, как сохранение преобразователем предельного уровня управляющего элемента, уровней токов, способа кодирования двоичных переменных (или, наоборот, изменение способа кодирования); обеспечение заданных требований по на­грузочной возможности и параметрам быстродействия; необходимость вы­полнения логических операций преобразователем уровня; обеспечение пара-фазных выходов и др.

Сформируем некоторые общие правила их построения для большинства случаев:

• преобразователи уровней проектируются для конкретных схем с обяза­тельным учетом выходных характеристик и параметров управляющего элемента и входных характеристик и параметров управляемого элемента;
  
• перепад логических уровней управляющего элемента должен быть доста­точным для надежного функционирования преобразователей уровней;
  
• преобразователь уровней должен обеспечивать необходимые динамиче­ские параметры с учетом емкостных и активных нагрузок.
  

В составе схем малой и средней степени интеграции ТТЛ-, ЭСЛ- и КМОП-типа имеются специально разработанные преобразователи уровней (рис. 5.2).

.

Среди них можно выделить: преобразователи ЭСЛ-ТТЛ К500ПУ125,

-преобразова­тель ТТЛ-ЭСЛ К500ПУ124;

-преобразователи КМОП-ТТЛ, 176ПУ1, 176ПУ2, 176ПУЗ, 564ПУ4, 564ЛН1, 564ЛН2,

-преобразователи ТТЛ-КМОП 133ЛНЗ, 133ЛН5 и др.


Рис. 5.2 Преобразователи уровней


5.1.3. Генераторы и одновибраторы

Генераторы.

Генераторы — специальные элементы цифровых устройств, предназначенные для формирования последовательности электрических сиг­налов разной формы.

Последовательность сигналов может быть регулярной или с прерываниями, в том числе с изменением параметров и формы элек­трических сигналов. Генераторы обеспечивают работу цифрового устройства во времени по закону, обусловленному внутренней структурой устройства, и характеризуются частотой сигнала, стабильностью частоты, возможностью управления частотой, формой сигнала, скважностью, видом последователь­ности сигнала и т. п. Таким образом, генераторы по структуре могут изме­няться от простейшего автоколебательного мультивибратора до сложного цифрового устройства.

На рис. 5.3, представлена схема генератора, в котором конденсатор С обеспечивает время задержки, необходимое для создания положительной обратной связи, и от его емкости зависит частота генерации. Обычно разра­ботчики определяют необходимую емкость С методом проб и ошибок.

Проанализируем работу конкретной схемы, которая выполнена на микросхе­мах серии К155.

Генератор выполнен на трех вентилях Y₁—Y₃. Вентиль Y₄ используется для улучшения формы выходного сигнала и может управляться входом 4. При работе генератора на входы 1, 2 и 3 необходимо подать уровень "1" (при подаче на любой из этих трех входов уровня "О" генерация срывается и на выходе d фиксируется постоянный логический уровень).

Рис. 5.3 Схема генератора на элементах И-НЕ


Если уровень "О" подается на входы 1 или 3, то на выходе d устанавливается уровень "О"; если уровень "О" подается на вход 2, то на выходе d уровень " 1".

Преимущество схемы — ее простота, т. к. нужен лишь один внешний компонент-конденсатор С.

Недостатки схемы:

• скважность данного генератора не равняется двум (несущественный не­достаток);
  
• вентили Y₁ и Y₂ непрерывно работают практически в критическом режиме (важный недостаток, из-за которого запрещается использовать данную схему в аппаратуре, которая работает в сложных условиях эксплуатации);
  
• ни в единой точке схемы, за исключением, может быть, точки а, нет хо­рошо сформированного сигнала, четко фиксирующего напряжения U⁰ и U¹ , которые удовлетворяют требованиям технических условий.
  

Для уменьшения габаритов удобно строить генератор на относительно высо­кую частоту с последующим ее делением многоразрядными счетчиками К176ИЕ5, К176ИЕ12, К176ИЕ18, К561ИЕ16, КР1561ИЕ20. В особенности подходят для такого варианта первые три из них, т. к. содержат необходимые для построения генератора элементы.

На рис. 8.16 представлена схема гене­ратора на микросхеме К176ИЕ5. Генератор собран на логических элементах DD1.1 и DD1.2. Один из выходов генератора внутри микросхемы подключен к делителю частоты на 512 DD1.3.

Микросхема содержит еще один счетчик — DD1.4, который может разделять входную частоту на 32 и 64. Его вход может быть подключен или к выходу генератора, или к выходу счетчика DD1.3. Во втором случае частота на вы­ходе 15 будет в 32 768 раз меньше частоты генератора. Счетчик DD1.4 имеет, кроме традиционного входа R установки в нулевое состояние, еще и вход S установки в состояние 1.




Рис. 5.4 Схема гене­ратора на микросхеме К176ИЕ5

В ряде случаев при синхронизации работы сложных цифровых устройств нужна очень высокая стабильность частоты генератора. Относительное ее изменение не должно превышать 0,001% и меньше.

На практике существует много способов стабилизации частоты выходного напряжения генераторов. Но наиболее простым и эффективным из них явля­ется применение кварцевой стабилизации. Суть данного способа состоит в том, что в качестве элемента, который задает время в генераторе, используют кварцевый резонатор. Типичная схема такого генератора, построенного на основе мультивибратора, приведена на рис. 5.6.

Рассмотрим назначения отдельных элементов схемы. Частота выходного на­пряжения определяется параметрами кварцевого резонатора G. Резистор R выбирается из условия надежного возникновения колебаний. Изменением емкости конденсатора можно в незначительной степени подстраивать частоту выходных колебаний. Логический элемент DD₃ является буферным и

Рис. 5.6 Схема гене­ратора на мультивибраторе предназначен для улучшения формы выходных

колебаний.

Одновибраторы.

Одновибратором или ждущим мультивибратором называ­ется устройство, которое вырабатывает выходной импульс по одиночному перепаду входного сигнала.

Продолжительность выходного импульса опре­деляется постоянной времени RC встроенных или внешних компонентов и, значит, не зависит от временных ограничений, которые накладываются сис­темными тактовыми импульсами.

В составе некоторых серий современных интегральных микросхем есть од­новибраторы двух типов: без повторного запуска и с повторным запуском.

На рис. 5.7 показана функциональная схема одновибратора без повторного запуска К155АГ1, на рис. 5.8 приведены варианты включения внешних R, С компонентов для этой микросхемы.

Микросхему К155АГ1 можно отнести к многофункциональным устройствам. При отсутствии внешних компонентов R и С одновибратор можно использо­вать как разностный преобразователь, как генератор импульсов или сброса инициализации цифрового автомата.




Рис. 5.7 Функциональная схема одновибратора К155АГ1





Рис. 5.8 Варианты включения К155АГ1


В первом варианте как резистор используется встроенный резистор R₄ т.е R=R₄=2кОм.

Во втором варианте как резистор используется внешний резистор R₁, включенный последовательно с встроенным резистором R₄=2кОм, т.е. R=R₁+R₄.

В третьем варианте как резистор используется внешний резистор R₂, т.е. R=R₂. и контакт 9 ИС остается свободным.

Для всех трех вариантов допускается отсутствие внешнего конденсатора и в этом случае его роль выполняет паразитная емкость и на выходе импульс минимальной продолжительности (30-40 нс).

Вход 05 можно использовать как вход разрешения, если запуск осуществля­ется по входу 03 или 04, т. к. при уровне "0" на входе 05 одновибратор не запускается.

Уровень «0» на входе 03 блокирует запуск по входу 04 (и наобо­рот) даже при наличии уровня " 1" на входе 05.

Входы 03 и 04 можно использовать как входы разрешения, если запуск осу­ществляется по входу 05, г. к. при двух уровнях «1» на входах 03 и 04 одновибратор не запускается.

С инженерной точки зрения данный одновибратор формирует импульс с хорошей стабильностью продолжительности.

Одновибратор с повторным запуском, например, микросхема К155АГЗ, отли­чается от рассмотренного выше тем, что реагирует на переходы запуска даже во время формирования выходного импульса.

В этом случае на прямом выходе остается сигнал высокого уровня и будет оставаться как угодно долго, если время между переходами запуска будет меньше, чем продолжительность выходного сигнала, реализованного от одиночного перехода запуска, с учетом времени восстановления одновибратора


Контрольные вопросы

1. Расскажите о назначении логических расширителей.
   
2. Расскажите о назначении преобразователей уровня. Приведите примеры м/сх.
   
3. Расскажите о назначении генераторов и их возможностях.
   
4. Проанализируйте работу Схемы генератора на элементах И-НЕ
   
5. Проанализируйте работу Схемы гене­ратора на микросхеме К176ИЕ5.
   
6. Обоснуйте применение кварцевой стабилизации.
   
7. Расскажите о назначении одновибраторов и их возможностях.
   

Лекция 11