Кр вуз фпт

Вид материала

Конспект

Содержание План лекции Две функции алгебры логики называются двойственными, если одна вытекает из другой заменой каждой операции конъюнкции на операцию 2.4.1 Реализация логических функций. 2.4 Базовые логические элементы Элементы транзисторно-транзисторной логики (ТТЛ) Приложение Б. Некоторые виды логических схем серии 155 (ТТЛ) 3.1 Основные понятия. Классификация и их общие характеристики Триггеры — последовательностное устройства с двумя устойчивыми состояниями выхода, которые содержат элементарную запоминающую яч Классификация триггеров 3.2. Асинхронный RS-триггер и его разновидности Это свойство блокирования — основное функциональное свойство RS-триг­гера, и именно оно делает его элементарной запоминающей яче S логической 1 и на вход R 3.2.1 Примеры использования триггеров

Подобный материал:

• К вопросу о создании асу вуз: Проблемы создания и внедрения, 16.08kb.
• Программа : Учебная программа имеет модульную структуру и состоит из: обязательных, 93.82kb.
• Работа выполнена в научно-исследовательском секторе Школы-студии (вуз) им. Вл. И. Немировича-Данченко, 7376.04kb.
• Д. Е. Бурланков Все физические явления разворачиваются в пространстве с течением времени:, 268kb.
• В г. Ростове-на-Дону > I. Общие положения нир является одним из основных направлений, 69.33kb.
• Преемственность в обеспечении непрерывного экономического образования в системе «школа-ссуз-вуз», 463.36kb.
• Всероссийский конкурс «директор школы 2010» Принятие управленческих решений в организации, 816.08kb.
• Сегодня дпи нгту единственный в Нижегородском регионе вуз, где готовят инженеров химического, 79.68kb.
• Instituto Superior Tecnico крупнейший, наиболее престижный инженерный вуз Португалии,, 14.38kb.
• Гневашева В. А. Российский студент: социальный облик. По материалам мониторинга «Российский, 1950.72kb.

Тема 2: Схемотехника логических элементов

План лекции:

• Принцип двойственности.
  
• Реализация основных логических операций.
  
• Базовые логические элементы
  

3. Принцип двойственности.
   

Соответственно перечню логических операций различают три основных ло­гических элемента (ЛЭ): И, ИЛИ, НЕ. Условные графические обозначения этих ЛЭ показаны на рис. 2.4.

Рис. 2.4

Число входов элементов И, ИЛИ может быть произвольным, а элемент НЕ имеет всегда только один вход.

При сравнении операций И, ИЛИ можно заметить, что, если в условиях, ко­торые определяют операцию И, значения всех переменных и самой функции заменить их инверсией, а знак логического умножения — знаком логическо­го сложения, получим постулаты, которые определяют операцию ИЛИ:

Это свойство взаимного преобразования постулатов операций логического сложения и умножения носит название принципа двойственности.

Две функции алгебры логики называются двойственными, если одна вытекает из другой заменой каждой операции конъюнкции на операцию дизъюнкции, и наоборот.

Важным практическим следствием принципа двойственности есть тот факт, что при записи логических выражений и, значит, построении логических схем, можно обойтись только двумя типами операций. Например, операция­ми И и НЕ или ИЛИ и НЕ.

Совокупность ЛЭ, которая позволяет реализовать логическую схему произ­вольной сложности, называется функционально полной системой. Таким образом, системы двух элементов И и НЕ,

а также ИЛИ и НЕ, наравне с систе­мой из трех элементов И, ИЛИ, НЕ, являются функционально полными.

На практике широкое применение нашли ЛЭ, которые совмещают функции эле­ментов указанных выше функционально полных систем. Это элементы И-НЕ и ИЛИ-НЕ (рис. 2.5), каждый из которых также образует функционально полную систему.





2.4 Реализация основных логических операций.

Рассмотрим выполнение операций И, ИЛИ, и НЕ на элементах ИЛИ-НЕ.

В соответствии с принципом двойственности, если х₁ · х₀ = z, то х₁ + х₀ = z .

Инвертируя правую и левую части первого выражения, получа­ем х₁ + х₀ = z = x_lx₀,

т. е. логическая операция И может быть заменена опе­рациями ИЛИ и НЕ.

На рис. 2.6 приведены примеры реализации основных логических операций с использованием только элементов ИЛИ-НЕ.


На основании аналогичных соображений можно показать выполнение основ­ных логических операций с использованием только элемента И-НЕ (рис. 2.7)




2.4.1 Реализация логических функций.

Техническая реализация логической функции предпо­лагает построение цифрового устройства, сигналы на вы­ходе которого определяются сигналами на его входах в соответствии с этой функцией. Для построения цифрового устройства достаточно иметь элементы, реализующие три основные логические операции И, ИЛИ и НЕ. На прак­тике также используют элементы, выполняющие другие простейшие логические операции. Такие элементы назы­вают логическими. Их называют также логическими вен­тилями. Если соединить логические элементы в соответ­ствии со структурой выражения для логической функции, то получим цифровое устройство, реализующее заданную логическую функцию.

Логический элемент может быть реализован в виде интегральной схемы. Часто интегральная схема содержит несколько логических элементов.




На рис. 3.34 приведены примеры условных графичес­ких обозначений некоторых логических элементов, буле­во выражение реализуемой логической функции и их таб­лицы истинности.

Пусть имеется логическая функция вида



По этому выражению можно построить устройство, схема которого приведена ниже

Рис.2.8




При проектировании цифрового устройства рекомен­дуется поступать следующим образом:

1. По условию работы устройства определяется, что именно должно делать устройство, и уточняется ал­горитм его работы.
   
2. Составляется таблица истинности для логической функции, реализуемой устройством.
   
3. Составляется логическая функция ж проводится ее минимизация.
   
4. Разрабатывается схема проектируемого устройства.
   

Рассмотрим примеры проектирования некоторых цифровых устройств.

Пример I. Необходимо спроектировать устройство включения и выключения звукового сигнала в помещении переключением одного из двух ключей, независимо от состояния другого ключа.

Требуется спроектировать логическое устройство, на выходе которого появляется сигнал логической 1 (F= 1), когда сирена включается.

При замкнутых ключах (х и у) -логические нули на входах устройства (х = 0, y = 0),

При разомкнутых ключах, логи­ческие единицы на входах устройства (х = 1_, y = 1).

Учитывая сказанное, составим таблицу истинности

№	х	y	F
1 2 3 4	0 0 1 1	0 1 0 1	1 0 0 1

Поясним таблицу истинности:

При обоих замкнутых ключах сирена включена -первая строка таблицы.

Выключение одного из двух ключей – 2 и 3 строки (отключение сирены).

Выключение оставшегося включенного ключа приводит к включению сирены - 4 строка.

По данной таблице истинности составим логическую функцию: F = x · y + x · y.

Полученное логическое выражение может быть реализовано следующим образом:



Пример 2. Требуется спроектировать логическое устрой­ство, осуществляющее передачу данных с одного из четы­рех входов на один выход в зависимости от комбинации сигналов на адресных входах.

Из описания следует, что проектируемое устройство имеет один выход F и четыре входах₁, х₂, х₃ и x_4j на которые могут подаваться логические сигналы 0 или 1, и один из входов должен подключаться к выходу в зависимости от комбинации сигналов на адресных входах.

Так как входов четыре, то, следовательно, и комбинаций на адресных шинах должно быть четыре, а для этого достаточно иметь два адресных входа А₁ и А₂.

С учетом этого описания можно составить следующую таблицу истинности .

A2	A1	F
0 0 1 1	0 1 0 1	х1 х2 х3 х4

Из данной таблицы следует, что при нулях на обоих адресных входах к выходу устройства будет подключен первый вход данных х₁.

При А₁ =1, А₂=0 к выходу подключен вход данных х₂,

При А₁= 0, А₂=1 к выходу подключен вход данных х₃,

При А₁ =1, А₂=1 к выходу подключен вход данных х₄.

По данной таблице составим логическую функцию: F = x₁ A₁ A₂ + x₂ A₁ A₂ + x₃ A₁ A₂ + x₄ A₁ A₂

Используя данное выражение, построим логическую схему проектируемого устройства




2.4 Базовые логические элементы

Для конкретной серии микросхем характерно исполь­зование типового электронного узла — базового логичес­кого элемента. Этот элемент является основой построения самых разнообразных цифровых электронных устройств. Ниже рассмотрим особенности одного из базовых логических эле­ментов.

Элементы транзисторно-транзисторной логики (ТТЛ).

Харак­терной особенностью ТТЛ является использование многоэмиттерных транзисторов. Эти транзисторы сконструи­рованы таким образом, что отдельные эмиттеры не оказывают влияния друг на друга. Каждому эмиттеру со­ответствует свой p-n-переход. В первом приближении многоэмиттерный транзистор может моделироваться схе­мой на диодах (см. пунктир на рис. 2.3).

Упрощенная схема ТТЛ-элемента приведена на рис. 2.1.



Рис. 2.3 Упращенная схема ТТЛ-элемента

При мысленной замене многоэмиттерного транзистора диодами получаем элемент диодно-транзисторной логики И-НЕ. Из анализа схемы можно сделать вывод, что если на один из входов или на оба входа подать низкий уровень напряжения, то ток базы транзистора Т₂ будет равен нулю, и на коллекторе транзистора Т₂ будет высо­кий уровень напряжения. Если на оба входа подать высо­кий уровень напряжения, то через базу Т₂ транзистора будет протекать большой базовый ток и на коллекторе транзистора Т₂ будет низкий уровень напряжения, т. е. данный элемент реализует функцию И-НЕ: U_вых = u₁ • u₂.

Базовый элемент ТТЛ содержит многоэмиттерный транзистор, выполняющий логическую операцию И, и сложный инвертор (рис. 2.4).




Рис. 2.4 Схема базового элемента ТТЛ И-НЕ

Если на один или оба вхо­да одновременно подан низкий уровень напряжения, то многоэмиттерный транзистор находится в состоянии на­сыщения и транзистор Т₂ закрыт, а следовательно, закрыт и транзистор Т₄, т. е. на выходе будет высокий уровень на­пряжения. Если на обоих входах одновременно действует высокий уровень напряжения, то транзистор Т₂ открыва­ется и входит в режим насыщения, что приводит к откры­тию и насыщению транзистора Т₄ и запиранию транзис­тора Т₃, т. е. реализуется функция И-НЕ.

Выпускаются микросхемы ТТЛ с повышенной нагру­зочной способностью, с открытым коллектором, с треть­им (высокоимпедансным) состоянием, что значительно расширяет их функциональные возможности.


Приложение Б. Некоторые виды логических схем серии 155 (ТТЛ)














Контрольные вопросы.

1. Поясните принцип двойственности.
   
2. Что предполагает техническая реализация логической функции.
   
3. Приведите примеры условных графических обозначений логических элементов.
   
4. Поясните работу устройства, схема которого приведена на рис. 2.8.
   
5. Как рекомендуется поступать при проектировании цифровых устройств.
   
6. Какие логические элементы используются при построении логических устройств.
   
7. Объясните пример 1 проектирования цифровых устройств.
   
8. Объясните пример 2 проектирования цифровых устройств.
   
9. Что является основой построения разнообразных цифровых электронных устройств.
   
10. Какие логические функции может выполнить м/сх К155ЛА3
    
11. Какие логические функции может выполнить м/сх К155ЛА1
    
12. Какие логические функции может выполнить м/сх К155ЛА2
    
13. Какие логические функции может выполнить м/сх К155ЛА4
    
14. Какие логические функции может выполнить м/сх К155ЛР1
    
15. Какие логические функции может выполнить м/сх К155ЛР3
    

Лекция 6

Тема 3 Схемотехника цифровых элементов

План лекции:

Основные понятия. Классификация и общие характеристики

Асинхронный RS-триггер и его разновидности.

3.1 Основные понятия. Классификация и их общие характеристики

Большинство цифровых устройств объединяют в себе функции по обработке и сохранению информации. В арифметических и логических устройствах для сохранения информации наиболее часто используют триггеры.

Триггеры — последовательностное устройства с двумя устойчивыми состояниями выхода, которые содержат элементарную запоминающую ячейку и схему управления.

Схема управления превращает информацию, которая поступает, в комбинацию сигналов, которые действу­ют непосредственно на входы элементарной запоминающей ячейки.

Триггеры широко используются в формирователях импульсов, генераторах одиночных сигналов, для построения делителей частоты, счетчиков, пере­счетных устройств, регистров, сумматоров, в устройствах управления и т. д.

В большинстве серий интегральных элементов содержатся триггеры разных типов, в том числе универсальные, поэтому ниже рассмотрены лишь про­стейшие, но наиболее распространенные типы триггеров с приведением практических примеров их использования.

Обобщенную схему триггерного устройства (в дальнейшем просто триггера) можно представить в виде, показанном на рис. 3.1, где

x₁,...х_n — информацион­ные входы;

С_1….С_n — входы синхронизации, или тактовые входы;

V₁,...,V_k —управляющие входы;

S_y, R_y — установочные входы;

S*, R* — информацион­ные входы элементарной запоминающей ячейки;

Q, Q — выходы.

Коммутационные входы используются для внешних соединений в програм­мируемых универсальных триггерах.

Рис. 3.1

В реальных схемах триггеров некото­рые входные сигналы и связи, показанные на рис. 3.1, могут отсутствовать, а в простейших триггерах может не быть схемы управления.

Функциональное обозначение триггеров и правила их изображения в техни­ческой документации определяются ГОСТ 2.743-82.

Для информационных входов приняты следующие обозначения:

-S (Set — установка) — вход для раз­дельной установки триггера в состояние "1" (Q = 1, Q = 0);

-R (Reset — сброс) — вход для раздельной установки триггера в состояние "0" (Q = 0, Q = 1);

-Т (Toggle — релаксатор) — счетный вход триггера;

-J (Jerk — внезапное включение) — вход для раздельной установки триггера в состояние "1" в универсальном JK-триггере;

-К (Kill — внезапное отключение) — вход для раздельной установки триггера в состояние "О" в универсальном JK-триггере;

-D (Delay — задержка, Drive — передача) — информационный вход для установки триггера в состояние "О" или "1";

-V (Valve — клапан, вентиль) — управляющий вход для разрешения приема информационных, или тактовых сигналов;

-тактовый вход С (Clock — первичный источник сигналов синхро­низации) разрешает схеме управления запись информации в триггер.

Классификация триггеров может проводиться по разным определяющим признакам.

По способу организации логических связей различают:

• -триггеры с раздельной установкой состояний "О" и "1" (RS-триггеры);
  
• -со счетным входом (Т-триггеры);
  
• -универсальные с раздельной установкой состояний "О" и "1" (JK-триггеры);
  
• -с приемом информации с одного входа (D-триггеры);
  
• -универсаль­ные с управляемым приемом информации с одного входа (DV-триггеры);
  
• -комбинированные (например, RST-, JKRS-, DRS-триггеры и т. п.);
  
• -со сложной входной логикой.
  

По способу записи информации триггеры подразделяются:

• на не синхронизи­рованные (асинхронные, не тактовые);
  
• синхронизированные (синхронные, тактовые).
  

По способу синхронизации различают:

• триггеры синхронные со статическим управлением записью;
  
• синхронные с динамическим управлением записью.
  

3.2. Асинхронный RS-триггер и его разновидности

RS-триггер — двухвходовый, который:

-при подаче активного сигнала на S-вход и неактивного сигнала на R-вход устанавливается в единичное состоя­ние;

-при подаче активного сигнала на R-вход и неактивного сигнал на S-вход устанавливается в нулевое состояние;

-одновременная подача двух активных сигналов на S- и R-входы запрещена, если же такая ситуация возникает, то состояние триггера считается неопределенным.

Разновидностями RS-триггера являются:

• S-триггер — двухвходовый, который работает как RS-триггер, но при одно­временной подаче двух активных сигналов на входы триггер устанавлива­ется в единичное состояние;
  

• R-триггер — двухвходовый, который работает как RS-триггер, но при одно­временной подаче двух активных сигналов на входы триггер устанавлива­ется в нулевое состояние;
  

□ Е-триггер (Exclusive — особый) — двухвходовый, который работает как RS-триггер, но при одновременной подаче двух активных сигналов на входы триггер сохраняет предшествующее значение.

Описание функционирования RS-триггера можно представить и в виде таб­лицы переходов.

Если за активный сигнал на R- и S-входах принять уровень "1", то получим Табл.3.1

Таблица 3.1. Таблица переходов RS-триггера
Номер набора	R	S	Qt	Qt+1	Режим
0	0	0	0	(0)	Хранение
1	0	0	1	(1)
2	0	1	0	(1)	Установка 1
3	0	1	1	(1)
4	1	0	0	(0)	Установка 0
5	1	0	1	0
6	1	1	0	X	Неопределенность
7	1	1	1	X

В столбце "Номер набора" записывается десятичное число — эквивалент дво­ичного кода, представленного переменными R, S и Q_t.

Переменная R, которая стоит в наборе RSQ, по левую сторону, считается старшим разрядом двоичного кода.

Из табл. 3.1 видно, что RS-триггер сохраняет одно из устойчивых состоя­ний независимо от многоразового изменения информационного сигнала на од­ном входе при нулевом значении информационного сигнала на другом входе.

Это свойство блокирования — основное функциональное свойство RS-триг­гера, и именно оно делает его элементарной запоминающей ячейкой.

Из табл. 3.1 вытекает, что при всех наборах входных переменных R и S триг­гер имеет устойчивые состояния, причем предполагается, что набор пере­менных RS = 11(т.е.одновременное значения 1 на входах S и R) при нормальной работе RS-триггера не возникает (запрещенное состояние), поэтому значение Q_t+1 при этом наборе не представляет интереса и обозначено зна­ком х. Отсутствие неустойчивых состояний у RS-триггера говорит о том, что его характеристическое уравнение целиком отражает структуру потенциаль­но управляемого триггера.

.

Рис. 3.3 Схемы RS-триггера на базисе ИЛИ-НЕ(б) и его условное обозначение

Рассматриваемый триггер может быть реализован на двух элементах ИЛИ-НЕ (рис. 3.4). Необходимо убедиться, что эта схема функционирует в полном соответствии с приведенной выше таблицей переходов, которая приведена на рис. 3.1.

В асинхронном RS-триггере на элементах И-НЕ (рис. 3.4) пере­ключение производится логическим «0», подаваемым на вход R или S, т. е. реализуется обратная рассмотренной ранее таблица переходов. Запрещенная ком­бинация соответствует логическим «0» на обоих входах S и R.



Рис. 3.4 Схемы RS-триггера на базисе И-НЕ

Для такого триггера с инверсными входами аналогично можно получить следующее характеристическое уравне­ние: Q^t+1 = S^t + Q^t ·R

На временной диаграмме (рис.3,5) иллюстрируется предельный динамический режим работы RS-триггера. Предполагается, что элементы ИЛИ-НЕ являются идеальными элементами задержки и не искажают фронты входных и выходных сигналов.

Пусть в момент t₀ триггер находится в состоянии «0», а R=S=0. В момент времени t₀ сигнал S изменил свое значение с 0 на 1.

В момент времени t₁ = t₀ + t_ выходной сигнал изменится с 1 на 0.

Нулевые сигналы, которые действуют на входе R и на выходе в момент времени t₂ = t₁ + t_,, обеспечат появление сигнала «1» на выходе Q.

В этот же момент можно снять сигнал «1» с входа S, а сигнал «1» с выхода Q подтвердит сигнал на выходе Q в момент времени t₃ = t₂ + t_




Рис.3.5 Динамический режим работы RS-триггера а) схема, б) временная диаграмма

Микросхема К564ТР2 содержит 4 асинхронных RS-триггера и один управляющий вход (рис. 3.6). При подаче на вход V низкого уровня выходы триггеров отключаются от выводов микросхем и переходят в третье (высокоимпедансное) состояние. При подаче на вход V логического сигнала «1» триггеры работают в соответствии с вышепри­веденной таблицей переходов.

Рис.3.6

Рассмотрим синхронный RS-триггер (рис. 3.7). Если на входе С — логический «0», то и на выходе верхнего входного элемента «И-НЕ», и на выходе нижнего будет ло­гическая «1». А это, как отмечалось выше, обеспечивает хранение информации. Таким образом, если на входе С — логический «0», то воздействие на входы R, S не приводит к изменению состояния триггера. Если же на вход синхронизации С подана логическая единица, то схема реаги­рует на входные сигналы точно так же, как и рассмотрен­ная ранее (см. рис. 3.3)

R	S	Qt+1	C
1	0	0	1
0	1	1	1
0	0	Qt	1
1	1	-	1

Рис.3.7 Синхронный RS-триггер на элементах И-НЕ, его условное обозначение и таблица истинности

Рассмотрим JK-триггер (от англ. jump и keep), отлича­ющийся от рассмотренного RS-триггера тем, что появле­ние на обоих информационных входах (J и К) логических единиц (для прямых входов) приводит к изменению состо­яния триггера.

J	K	Qt	Qt+1	Режим
0 0	0 0	0 1	0 1	Хранение
0 0	1 1	0 1	0 0	Установка 0
1 1	0 0	0 1	1 1	Установка 1
1 1	1 1	0 1	1 0	Qt+1 = Qt

Рис.3.8 Условное графическое обозна­чение двухступенчатого JK-триггера и таблица истинности

Такая комбинация сигналов для JK-триггера не является запрещенной. В остальном JK-триггер подобен RS-триггеру, причем роль входа S играет вход J, а роль входа R — вход K. JK-триггеры реализуют в виде триггеров типа MS или в виде динамических триггеров (т. е. JK-триггеры являются синхронными).

Полная таблица истинности JK-триггера (таблица пе­реходов, таблица истинности) аналогична таблице истин­ности RS-триггера (см. табл. 3.1), но не имеет неопреде­ленных состояний.

Следует отметить, что JК-триггер может снабжаться дополнительными входами и служит для установки триг­гера в состояние 0 и 1 независимо от сигналов на информационных входах и входах синхронизации.

Обратимся к динамическим триггерам. Для них харак­терно блокирование информационных входов в тот мо­мент, когда полученная информация передается на выход. Нужно отметить, что в отношении реакции на входные сигналы динамический триггер, срабатывающий при из­менении сигнала на входе С от 1 к 0, подобен рассмотрен­ному двухступенчатому триггеру, хотя они отличаются внутренним устройством.

Для прямого динамического С-входа используют обо­значения, приведенные на рис. 3.9, а, а для инверсного динамического С-входа используют обозначения, приве­денные на рис. 3.9, б.

Микросхема К555ТВ6 представляет собой два JK-триггера с динамическим управлением по входу синхронизации, имеющие инверсные входы асинхронной установки R и S.

При подаче логического 0 на вход S и логической 1 на вход R триггер устанавливается в единичное состояние (Q= 1). При подаче на вход Алогической 1, а на вход R логического 0 триггер устанавливается в нулевое состоя­ние (0 = 0). При S= R = 1 триггер работает как синхрон­ный JK-триггер, причем срабатывает он при изменении сигнала на входе синхронизации С от 1 к 0.


Рис. 3.10 Микросхема К555ТВ6


Рассмотрим D-триггер (от англ. delay), повторяющий на своем выходе состояние входа. Рассуждая чисто теорети­чески, D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

Хранение информации в D-триггерах обеспечивается за счет синхронизации, поэтому все реальные D-триггеры имеют два входа: информационный D и синхронизации С (рис. 3.11). В этом триггере сигнал на входе по сигналу синхронизации записывается и передается на выход. Так как информация на выходе остается неизменной до при­хода очередного импульса синхронизации, D-триггер на­зывают также триггером с запоминанием информации или триггером-защелкой.

C	D	Qt+1
1	0	0
1	1	1

Рис. 3.11 D-триггер, его условное графическое обозначение и таблица истинности

D-триггер также может быть снабжен дополнительны­ми входами асинхронной установки.

Так, микросхема К561ТМ2 представляет собой два триггера с динамическим управлением по вхо­ду синхронизации, имеющие входы асинхронной установ­ки R и S.

Рис. 3.12 Микросхема К561ТМ2

При подаче на вход S логической 1 и на вход R логи­ческого 0 триггер устанавливается в единичное состояние (Q = 1). При подаче на вход S логического 0 и на вход R логической 1 триггер устанавливается в нулевое состояние. При S = R = 0 триггер работает как D-триггер, повторяя на выходе Q сигнал на входе D при воздействии положи­тельного напряжения на входе синхронизации.

Рассмотрим Т-триггер, который изменяет свое логичес­кое состояние на противоположное по каждому активно­му сигналу на информационном входе Т. Условное графи­ческое обозначение двухступенчатого T-триггера приведено на рис. 3.13.

Рис. 3.13 Условное графическое обозначение Т-триггера

Согласно таблице истинности JK-триггера (см. рис. 3.9) JK-триггер переходит в инверсное состояние каждый раз при одновременной подаче на входы J и К логической 1. Это свойство позволяет создать на базе JK-триггера T-триггер, объединяя входы J и К.

T-триггер часто называют счет­ным триггером.


3.2.1 Примеры использования триггеров

1) Стартстопные устройства в устройствах управления.

Простейшая реализация показана на рисунке .







Схема построена на трёх двухвходовых элементах 2И-НЕ. Отметим, конкретная реализация рассмотренных схем предполагается выполненной на элементах серий К133 и К155. Продолжительность т₁ и т₂ стартстопных импульсов должна быть достаточной для срабатывания RS-триггера и одновременно меньше интервала времени между стартстопными импульсами, для того что­бы исключить возможность появления на входах запрещенной комбинации.

2) Стартстопное устройство с использованием контактных переключателей.




Если стартстопное управление формируется с помощью контактных пере­ключателей типа реле, кнопок и т.п., то для улучшения динамических свойств триггера и повышения его помехоустойчивости "свободные" выводы микросхем должны быть зафиксированы на уровнях "0" и "1". В этой схеме R1 и R2 вы­бираются из соотношения

При использовании данной схемы нужно учитывать следующее обстоятель­ство: если сигнал "Старт" является одновременно сигналом установки нуля (см. фрагмент схемы, который выполнен пунктиром), то схема неприемле­мая. После кратковременного замыкания контактов "Старт" в цепи установки нуля должен быть уровень "1", а в данной схеме _ + R_{1 },, где U_вых — напряжение на выходе, R_{1 } — падение напряжения на резисторе от тока верхнего вентиля RS-триггера. Эта сумма воспринимается в цепи установки нуля как уровень "О", что блокирует работу элементов, для которых предна­значена цепь установки нуля.

Отмеченный недостаток нельзя устранить заменой резисторов R1 и R2 на ре­зисторы с высоким сопротивлением, т. к. схема будет практически не защи­щенной от препятствий. Как правило, эта схема используется как генератор одиночных импульсов (второй рисунок), что устраняет дребезжание контактов переключателя.

К преимуществам схем, изображенных на рисунках, можно отнести то, что резисторы R1 и R2 не потребляют мощности от источника при разомкнутых контактах (точнее, эта мощность ничтожно мала).

3) Реализация триггера на элементе И и элементе ИЛИ




У данного триггера в отличие от нормальных схем выходы не дополнительные и управление на входах осуществляется перепадами разной полярности.

Триггер может быть в особенности полезным в случаях, если необходимо исклю­чить возможность соревнований. Как вытекает из диаграммы, на которой учтены задержки распространения вентилей, сигнал на выходе у₁ целиком лежит внутри интервала времени, которое отвечает продолжитель­ности сигнала у₂.

Нетрудно убедиться, что на парах элементов И-НЕ, ИЛИ-НЕ; ИЛИ, И-НЕ нельзя реализовать триггерную структуру с использованием двух перекрестных цепей связи.

.


Контрольные вопросы

1. Что такое триггерные устройства? Перечислите области их применения.
   
2. Приведите классификацию триггеров по определенным признакам.
   
3. Какими параметрами и и характеристиками определяется работа триггеров в статическом и динамическом режимах.
   
4. Перечислите разновидности RS –триггеров.
   
5. Чем принципиально отличается работа Т-триггера от работы RS-триггера?
   
6. Что такое счетный триггер? Что такое счетный режим работы универсального триггера?
   
7. Что такое JK-триггер?
   
8. Что такое синхронный триггер?
   
9. Опишите работу JK-триггера в асинхронном и синхронном режимах.
   
10. Приведите примеры использования триггеров.
    

Лекция 7