За последние годы в области вычислительной техники произошли существенные изменения

Вид материала

Лекция

Содержание Лекция 2. классификация и основные параметры цифровых микросхем Лекция 3. микросхемы типа ттл, эсл, кмоп Микросхемы ТТЛ Элементы ЭСЛ

Подобный материал:

• А. В. Воронин ПетрГУ, г. Петрозаводск За последние годы в лесопромышленном комплексе, 48.78kb.
• Информатизация образовательного учреждения, 20.47kb.
• «Материаловедение», 378.79kb.
• Закупочная логистика содержание, 151.07kb.
• Тема: «Система складирования в логистической системе», 157.07kb.
• Гильдия Управляющих Документацией, о задача, 36.6kb.
• Общественное мнение о деятельности судебных и правоохранительных органов в Республике, 79.71kb.
• Уважаемые участники семинара, коллеги, 137.99kb.
• Программа дисциплины по кафедре Вычислительной техники микропроцессорные системы, 464.96kb.
• Программа дисциплины по кафедре Вычислительной техники Теория автоматов, 406.16kb.

ЛЕКЦИЯ 2. КЛАССИФИКАЦИЯ И ОСНОВНЫЕ ПАРАМЕТРЫ ЦИФРОВЫХ МИКРОСХЕМ

Основой для построения современной вычислительной техники являются цифровые интегральные схемы (ЦИС), сложность которых принято характеризовать степенью интеграции K_и.

K_и = lg N_эл,, (2.1)

где Nэл - число элементов И-НЕ либо ИЛИ-НЕ, расположенных на кристалле микросхемы.

По степени интеграции микросхемы подразделяют на:

- малые интегральные схемы (МИС) - это схемы 1...2 степени интеграции, содержащие от нескольких до 100 элементов, в состав которых входит один или несколько логических элементов И, ИЛИ, НЕ, триггеров и т.п.;

- средние интегральные схемы (CИС) - схемы 2...3 степени интеграции, содержащие от нескольких десятков до 1000 элементов, в состав которых входят один или несколько функциональных узлов типа регистр, счетчик, дешифратор и т.п.;

- большие интегральные схемы (БИС) - это схемы 3...4 степени интеграции, содержащие от нескольких сотен до 10000 элементов, в состав которых входит одно или несколько функциональных устройств (например, арифметико-логическое устройство, оперативное запоминающее устройство, программируемая логическая матрица и др.);

- сверхбольшие интегральные схемы (СБИС) - схемы 5...7 степени интеграции, представляющие собой законченные микроэлектронные изделия, способные выполнять функции аппаратуры.

По способу представления информации ИС делятся на потенциальные и импульсные. В потенциальных ИС значения “0” и “1” представляются двумя существенно различающимися уровнями электрического сигнала: высоким и низким. Чаще всего низкий потенциал принимают за “0” и обозначают U₀ (U_L), а высокий потенциал принимают за “1” и обозначают U₁ (U_H). Такое представление называется положительной логикой. При использовании отрицательной логики за “0” принимают высокий потенциал, за “0” - низкий потенциал.

В импульсных ЦИС одно из значений логического сигнала определяется наличием на выходе схемы импульсов определенной длительности и амплитуды, а другое значение - отсутствием импульсов. В положительной логике отсутствие импульсов соответствует “0”, а наличие - “1”.

Большинство типов современных ИС относится к классу потенциальных. Для характеристики потенциальных микросхем используется следующая система параметров:

- выходные напряжения низкого и высокого уровня (U_OL, U_OH) при заданных токах нагрузки;

- входные токи низкого и высокого уровня (I_IL, I_IH);

- порог переключения U_TH;

- абсолютная помехоустойчивость по отношению к помехам положительной полярности U_П+ и отрицательной полярности U_П--;

- мощность Р_CC или ток I_CC, потребляемые от источника питания;

- времена задержек распространения сигнала от входа до выхода

при изменении сигнала на выходе из “0” в “1” (t_PLH) и из “1” в “0” (t_PHL);

- времена подготовки (t_SU) и удержания (t_h) входных сигналов относительно тактовых сигналов.

Параметры цифровых схем определяются по их статическим и переходным характеристикам. Основной статической характеристикой ИС является передаточная характеристика UO = f (UI). По типу передаточной характеристики различают инвертирующие и неинвертирующие ЦИС. Типичная передаточная характеристика инвертирующего логического элемента представлена на рис.2.1.

На передаточной характеристике можно выделить три ярко выраженных участка: I - соответствует состоянию U_вых=U_L; II - соответствует состоянию U_вых=U_H, III - промежуточному состоянию или зона неопределенности.

Максимально допустимая величина потенциальной помехи, не вызывающая логического переключения или сбоя, называется помехоустойчивость и определяется выражениями (2.2), (2.3).

U_П+ = U_П0 - U₀ , (2.2)

U_П-- = U₁ - U_П1 , (2.3)

где U_П0, U_П1 - порог переключения при изменении выходного напряжения из “1” в “0” и из “0” в “1” соответственно.




Рисунок 2.1 Типовая передаточная характеристика инвертирующего логического элемента


Эффективным средством повышения помехоустойчивости является получение гистерезиса на передаточной характеристике (рис.2.2).



Рисунок 2.2. Передаточная характеристика логического элемента с гистерезисом.

 

Входная характеристика логических схем I_I = f(U_I) служит для определения значений входных токов I_IL и I_IH. Выходные характеристики U_OL = f(I_OL), U_OH = f(I_OL) позволяют определить зависимость выходных напряжений низкого и высокого уровней от токов нагрузки.

Ток потребления_, соответственно и мощность потребления_, зависят от логического состояния микросхемы (особенно для МИС и СИС) и частоты переключения. Поэтому различают статическую мощность потребления, которая определяется согласно выражению:

P = 0,5 V_CC (I_0СС + I_1СС) , (2.4)

где I_0СС - ток потребления при U_вых = U_L, I_1СС - ток потребления при U_вых = U_H, и динамическую мощность потребления, которая является функцией частоты переключения логического элемента.

Задержки распространения сигналов от входов до выходов микросхемы характеризуют их быстродействие и определяются с помощью переходных характеристик, которые приведены на рис.2.3.

Времена задержек распространения сигналов определяются, как промежутки времени между моментами достижения входными и выходными потенциалами порога переключения. Значения t_P существенно зависят от емкости нагрузки. Для характеристики быстродействия очень часто используют величину средней задержки равной:

t_P = 0,5 (t_PHL + t_PLH). (2.5)


 

Рисунок 2.3. Переходные характеристики логических элементов

В ЦИС, содержащих элементы памяти, на подачу некоторых входных сигналов накладываются определенные временные ограничения, которые принято характеризовать временами подготовки (t_SU) и удержания (t_h). Время подготовки - это интервал до поступления тактового сигнала, в течение которого информационный сигнал должен оставаться неизменным. Время удержания - это время после поступления тактового сигнала, в течение которого информационный сигнал не должен изменяться. Необходимые времена подготовки и удержания обеспечивают правильное восприятие элементом памяти подаваемой на него входной информации. На рис. 2.4 в качестве примера показаны времена подготовки и удержания относительно положительного фронта тактового сигнала.



Рисунок 2.4. Времена подготовки и удержания логических элементов с памятью

Понятия подготовки и удержания применимы не только к сигналам синхронизации и информационному, но распространяются и на процессы взаимодействия двух и более информационных сигналов.

Рассмотренная система параметров ЦИС полностью характеризует их электрические характеристики и, как правило, в той или иной мере указывается в справочной литературе.

ЛЕКЦИЯ 3. МИКРОСХЕМЫ ТИПА ТТЛ, ЭСЛ, КМОП

Все, выпускаемые в настоящее время, стандартные ЦИС малой и средней степени интеграции изготавливаются на основе биполярных или МОП транзисторов. По схемотехническому и конструктивно-технологическому исполнению биполярные микросхемы подразделяют на типы: транзисторно - транзисторные логические ИС (ТТЛ) и их модификации (ТТЛ с диодами Шоттки, Шоттки транзисторная логика и др.); эмиттерно-связанные логические ИС (ЭСЛ). ЦИС на МОП транзисторах подразделяются на:

p - канальные (p-МОП);

n - канальные (n-МОП);

комплементарные на взаимодополняющих n- и p-канальных транзисторах (КМОП).

Микросхемы ТТЛ являются основой для построения аппаратуры среднего и высокого быстродействия и в настоящее время получили наибольшее распространение.

Электрическая схема базового элемента ТТЛ со сложным инвертором приведена на рис.3.1.



Рисунок 3.1 Электрическая схема элемента ТТЛ.

Резистор R1 и транзистор VT1 реализуют логическую функцию И, транзистор VT2 с резистором R2 и цепочкой, образованной транзистором VT5 и резисторами R3 и R4, выполняют роль фазорасщепляющего каскада для выходного буферного каскада, построенного на транзисторах VT3...VT6. Резистор R5 предназначен для рассасывания объемного заряда из базы транзистора VT4 при выключении инвертора, а резистор R6 - ограничивает “сквозные” токи, протекающие в схеме при ее переключении. Диоды VD1 и VD2 - антизвонные и предназначены для ограничения амплитуды отрицательных выбросов на входах микросхемы, что позволяет предотвратить ее ложные срабатывания.

Входная характеристика базового элемента ТТЛ приведена на рис.3.2, а его передаточная характеристика - на рис. 3.3.



Рисунок 3.2. Входная характеристика ТТЛ- элемента.



Рисунок 3.3. Передаточная характеристика ТТЛ элемента.

На входной характеристике ТТЛ элемента можно выделить четыре участка: участок 1 определяется антизвонным диодом и характеризует способность микросхемы ограничивать выбросы отрицательной полярности; участок 2 представляет собой прямую линию, наклон которой может быть определен согласно выражению 3.1.

, (3.1)

где V_CC - напряжение питания; U_IN - входное напряжение; U^* - прямое падение напряжения на переходе база - эмиттер многоэмиттерного транзистора; M_Э - количество эмиттеров, на которые подано напряжение высокого уровня; b_I - инверсный коэффициент усиления транзистора VT1.

Участок 3 соответствует моменту переключения тока базы МЭТ из эмиттера в коллектор и определяет напряжение порога переключения (U_TH). Участок 4 входной характеристики определяет входной ток высокого уровня I_IH, который может быть определен по формуле (3.2)

I_IN = b_II_R1 , (3.2)

где (3.3)

U_IN - входное напряжение низкого уровня, поданное на остальные эмиттеры.

На передаточной характеристика условно показано выходное напряжение низкого уровня (U_OL) для двух случаев: коэффициент разветвления К_раз = 10 (участок 1) и К_раз = 1 (участок 2). В общем случае выходное напряжение низкого уровня может быть определено по формуле 3.4, напряжение высокого уровня - в соответствии с выражением 3.5.

U_OL = U₀ + (r_c + 4 mf_T / b_NI₆) I_L, (3.4)

U_OH = V_cc - (R2 /(1 + b_N )) I_L - 2 U^*, (3.5)

где b_N - нормальный коэффициент усиления транзисторов VT3, VT4, включенных по схеме Дарлингтона; r_c - объемное сопротивление тела коллектора транзистора VT6; mf_T / b_NI₆ - динамическое сопротивление коллектор-эмиттер транзистора VT6 в режиме насыщения; I₆ - ток базы транзистора VT6; I_L - ток нагрузки.

В настоящее время микросхемы ТТЛ выпускаются только с диодами Шоттки, использование которых позволяет существенно повысить быстродействие ЦИС при одновременном снижении потребляемой мощности. Имеется множество модификаций ТТЛ элементов, наибольший интерес среди которых представляют буферы с тремя состояниями и с открытым коллектором. Вентили с тремя состояниями (рис.3.4) являются основой для построения двунаправленных приемопередатчиков, широко используемых при проектировании микропроцессорных систем. Если на вход EZ подан высокий уровень напряжения, то буфер с тремя состояниями инвертирует информацию, поступающую на вход А. Если же на входе EZ низкий уровень напряжения, то выходные транзисторы VT4 и VT6 закрыты, что соответствует высокоимпедансному или третьему состоянию.

Электрическая схема логического элемента ТТЛ типа с открытым коллектором приведена на рис.3.5, важной особенностью которых является то, что они позволяют реализовывать логическую функцию “Монтажное И” и работать на нестандартную нагрузку.


 

Рисунок 3.4. Электрическая схема буфера с тремя состояниями



Рисунок 3.5. Электрическая схема вентиля с открытым коллектором

Работа этого элемента ничем не отличается от функционирования базового элемента за исключением того, что к коллектору выходного транзистора необходимо подключать сопротивление нагрузки, второй вывод которого подсоединен к положительному выводу источника питания.

При проектировании аппаратуры на элементах ТТЛ возникают вопросы, связанные с передачей сигналов между блоками и внутри них, режимом неиспользуемых входов и т.д. Существуют общие рекомендации по решению этих вопросов, которые и будут рассмотрены ниже.

Неиспользуемые входы элементов типа И рекомендуется подключать к положительному выводу источника питания через резистор с сопротивлением 1 кОм. Через один резистор можно подключать не более 20 входов.

Для устранения помех, возникающих в шинах питания и земли в следствии протекания сквозных токов в сложных инверторах, необходимо вблизи разъема и по площади печатной платы устанавливать блокировочные конденсаторы. Емкость конденсатора, устанавливаемого вблизи разъема, рассчитывается из соотношения: 0.1 мкФ на каждые 100 мА потребляемого тока. Дополнительно, на каждые 5 - 10 ЦИС устанавливается блокировочный конденсатор емкостью 0.047 - 0.1 мкФ по площади печатной платы.

При передаче коротких импульсов, длительностью менее 100 нс, с короткими фронтами даже в пределах печатной платы могут возникнуть существенные изменения в его форме. Для предотвращения искажений рекомендуется выход элемента, формирующего короткие импульсы, подключать к общей шине через резистор с сопротивлением 100 Ом. При передаче сигналов между блоками на расстояние до 3 м связи между ними рекомендуется выполнять витой парой, а при длине более 3 м - коаксиальным кабелем с волновым сопротивлением 100 Ом с применением согласующих сопротивлений на передающем и приемном концах.

Элементы ЭСЛ - самые быстродействующие современные логические схемы. Поэтому они являются основой для построения высокопроизводительных ЭВМ, сверхбыстродействующей контрольно-измерительной аппаратуры и высокоскоростных систем цифровой связи. Различные варианты элементов ЭСЛ реализуются на основе простейшей логической схемы - переключателя тока (рис.3.6).



Рисунок 3.6. Электрическая схема базового элемента ЭСЛ


Переключатель тока образован транзисторами VT2...VT4 и резисторами Rk и Re. Транзисторы VT1 и VT5 являются эмиттерными повторителями и предназначены для согласования уровней между отдельными ЭСЛ элементами и переключения большой емкостной нагрузки. На базу транзистора VT4 подается опорное напряжение U_ОП равное -1.1...-1.2 В, которое и задает порог переключения токов между транзисторами VT2,VT3 и VT4. Если на оба входа переключателя тока поданы потенциалы ниже U_ОП (примерно -1.6 В), то транзисторы VT2,VT3 будут закрыты и весь ток будет протекать через транзистор VT4. Номиналы резисторов Rk и Re и их соотношение выбраны так, чтобы транзистор VT4, а соответственно и транзисторы VT2 и VT3, никогда не попадали в режим насыщения. При этом падение напряжения на резисторе Rk примерно равно логическому перепаду (U_Л = 0,8 В). В этом случае на выходе F сформируется потенциал, соответствующий логическому нулю.

Если же хотя бы на один из входов будет подано напряжение выше порогового, то весь ток будет протекать через транзисторы VT2 или VT3, а транзистор VT4 - закроется. При этом на выходе F сформируется логическая единица, а на выходе F - логический ноль.

Таким образом, базовый элемент ЭСЛ реализуют функцию вида ИЛИ/ИЛИ-НЕ. Наличие прямого и инверсного выходов позволяют значительно упростить функциональные схемы разрабатываемых устройств. Важной особенностью элементов ЭСЛ является то, что они позволяют реализовать логическую функцию “Монтажное ИЛИ”.

Входная характеристика ЭСЛ элемента приведена на рис.3.7. Элементы КМОП типа в настоящее время являются наиболее перспективными логическими схемами по нескольким причинам: во-первых благодаря своему сверхнизкому потреблению. Во-вторых, благодаря успехам микроэлектронной технологии быстродействие КМОП схем достигло уровня быстродействующих ТТЛ- схем. И в-третьих, возможность работы КМОП схем в широком диапазоне питающих напряжений.



Рис. 3.7. Входная характеристика элемента ЭСЛ.

Типовая электрическая схема КМОП инвертора приведена на рис.3.8.



Рисунок 3.8. Электрическая схема КМОП инвертора.

Диоды VD1, VD2, VD3 и резистор R1 образуют схему защиты входа от воздействия статического электричества. Передаточная характеристика КМОП инвертора приведена на рис.3.9. Если входное напряжение U_вхпорn, то транзистор VT2 закрыт, а транзистор VT1 открыт. Ток через транзистор VТ1 не течет, то U_остр=0 и на выходе U_вых=Е.



Рисунок 3.9 Передаточная характеристика КМОП инвертора

Когда потенциал входа увеличивается до уровня U_вх=U_порn, открывается транзистор VT2 и в схеме начинает протекать ток:

I_ср = I_сn = 0,5 B_n (U_вх - U_порn) , (3.6)

где Bn - относительная крутизна n-канального транзистора (пропорциональна W/L) и равна 60-100 мкА/В². Падение напряжения на VТ1 увеличивается, но пока рабочие точки VТ1 находятся на крутом участке выходной характеристики, выходное напряжение уменьшается незначительно.

С дальнейшим ростом U_вх, происходит увеличение I_cn=I_cp и рабочие точки транзистора VТ1 попадают в пологую область характеристик, когда ток I_ср достигает величины тока насыщения р-канального транзисторов, определяемых выражением:

I_ср = 0,5 В_р (E - U_вх - U_порр)² (3.7)

Падение U_остр возврастает, а потенциал U_вых падает. Значение U_вх равное порогу переключения U_тн определяется из условия I_cn=I_cp. Решая (3.6) и (3.7) относительно U_вх получим:

(3.8)

После переключения транзистор VТ2 работает в крутой области характеристик и потенциал на выходе U_вых = U_остn. Когда потенциал U_вх достигает значения Е - U_порр, транзистор VT1 запирается и на выходе устанавливается потенциал: U⁰ = 0.

Ширина зоны неопределенности имеет относительно малое значение Un<0,1В. При типовых значениях пороговых напряжений U_порn, U_порр = 1-2В помехоустойчивость составляет 2 и более В. Напряжение питания должно быть больше E > U_порn + U_порр.

КМОП инвертор потребляет ток только при входных напряжениях U_порnвх<(E-U_порр). Максимальное значение Iсс определяется выражением:

(3.9)

В статическом режиме I_сс=0. Типовая зависимость I_сс от напряжения U_вх приведена на рис.3.9. Мощность потребления КМОП схем существенно образом зависит от частоты и емкости нагрузки и определяется выражением:

Р_сс = f C_н Е² (3.10)

Входное сопротивление КМОП схем лежит в пределах 10³...10⁵ МОм и определяется токами утечки.