Рабочая программа
| Вид материала | Рабочая программа |
- Рабочая программа по дисциплине: Экономика недвижимости для специальности: Экспертиза, 293.4kb.
- Рабочая программа по дисциплине: Теоретические основы оценки собственности для специальности:, 226.61kb.
- Рабочая программа по дисциплине: Экономика недвижимости для специальности: Экономика, 293.45kb.
- Рабочая программа По истории 10 класс Пояснительная записка, 116.13kb.
- Рабочая программа учебной дисциплины ф тпу 1 -21/01, 102.93kb.
- Рабочая программа учебной дисциплины ф тпу 1-21/01 утверждаю, 68.83kb.
- Рабочая программа Программа лекционного курса План практических занятий, 1059.44kb.
- Рабочая программа Программа лекционного курса План практических занятий, 825.14kb.
- М. К. Аммосова программа к урса строение вещества для государственных университетов, 197.97kb.
- Рабочая программа по дисциплине «разработка и управление социальными проектами и программами», 92.78kb.
Министерство образования Российской Федерации
Санкт-Петербургский государственный электротехнический
Университет “ЛЭТИ”
РАБОЧАЯ ПРОГРАММА
Дисциплины
“Узлы и устройства ЭВМ”
Для подготовки дипломированных специалистов по направлению 654600 – «Информатика и вычислительная техника» по специальности 220100 “ Вычислительные машины, комплексы, системы и сети”
Санкт-Петербург
2002
Санкт-Петербургский государственный электротехнический
Университет “ЛЭТИ”
“УТВЕРЖДАЮ”
Проректор по учебной работе
проф.__________ Ушаков В.Н.
«____»____________ 2002 г.
РАБОЧАЯ ПРОГРАММА
Дисциплины
“Узлы и устройства ЭВМ”
Для подготовки дипломированных специалистов по направлению 654600 – «Информатика и вычислительная техника» по специальности 220100 “ Вычислительные машины, комплексы, системы и сети”
Факультет компьютерных технологий и информатики
Кафедра Вычислительной техники
Курсы 3,4
Семестры 6,7
Лекции 108 ч. Экзамен семестры
6,7
Лабораторные занятия 31 ч. Зачет семестры
6,7
Курсовое проектирование 16 ч.
Аудиторные занятия 155 ч.
Самостоятельные занятия 130 ч.
Всего часов 285 ч.
2002
Рабочая программа обсуждена на заседании кафедры Вычислительной техники
“____” ___________ 2002 г., протокол № ______.
Рабочая программа согласована с рабочей программой изученной ранее
дисциплины “Схемотехника”.
Рабочая программа утверждена на методической комиссии факультета Компьютерных технологий и информатики “____” _____________ 2002 г.
Цель и задачи дисциплины
Изучение принципов действия цифровых узлов и устройств, их функционального состава, типичного для систем обработки информации, методов их проектирования и специфики применения в различных вычислительных машинах и системах.
Формирование навыков практического применения различных средств реализации узлов и устройств ЭВМ для решения поставленных задач.
Требования к уровню освоения дисциплины
В результате изучения курса студенты должны:
Знать современную элементную базу вычислительной техники, методы построения цифровых функциональных узлов и устройств и схемотехнический опыт в этой области, правила разработки и оформления технической документации для электронных проектов.
Уметь использовать параметры и характеристики микросхем разных уровней интеграции при проектировании аппаратных средств вычислительной техники, принимать самостоятельные решения при разработке функционально-логических схем цифровых узлов и устройств, пользоваться стандартной терминологией и языками описания цифровых узлов и устройств.
Иметь опыт работы со справочной литературой в области аппаратных средств вычислительной техники, иметь представление о возможностях современных систем автоматизированного проектирования цифровых узлов и устройств, тенденциях и перспективах развития элементной базы вычислительной техники.
Содержание рабочей программы
Введение. Предмет, объем, содержание и задачи дисциплины, ее связь с другими дисциплинами. Этапы развития и современное состояние элементной базы вычислительной техники. Обзор литературы по курсу.
Тема 1. Работа цифровых элементов в составе узлов и устройств вычислительной техники. Простейшие модели и системы параметров цифровых элементов. Типы выходных цепей логических элементов. Операции монтажной логики и работа элементов на общую магистраль. Режимы не используемых входов, обеспечение требуемой нагрузочной способности и числа входов логических схем.
Тема 2. Передача сигналов в цифровых устройствах (ЦУ). Системы межсоединений как важные части цифровых узлов и устройств. Токовые импульсы в цепях питания и их влияние на работу цифровых устройств. Фильтрация напряжений питания. Помехи из-за несогласованности линий связи в быстродействующих устройствах и способы борьбы с ними. Перекрестные помехи. Линии связи повышенного качества.
Тема 3. Вспомогательные элементы ЦУ. Элементы задержки. Формирователи импульсов по длительности. Генераторы синхросигналов. Элементы и системы индикации.
Тема 4. Введение в проблематику проектирования ЦУ комбинационного типа. Специфика комбинационных ЦУ. Статические и динамические риски. О соответствии форм представления комбинационных функций и средств их реализации.
Тема 5. Дешифраторы. Функционирование, схемы, наращивание размерности. Использование в схемах воспроизведения логических функций.
Тема 6. Приоритетные и двоичные шифраторы. Функционирование, схемы, наращивание размерности. Приоритетные шифраторы с выходом в коде “1 из N”.
Тема 7. Мультиплексоры и демультиплексоры. Функционирование, схемы, наращивание. Использование мультиплексоров в качестве универсальных логических модулей.
Тема 8. Компараторы. Виды компараторов. Компараторы с тремя выходами (равно, больше, меньше). Наращивание размерности компараторов.
Тема 9. Узлы контроля. Схемы свертки по модулю 2. Схемы контроля по модулю 2. Схемы кодирования и декодирования данных для кодов Хемминга. Контроль с мажоритарными элементами.
Тема 10. Сумматоры и арифметико-логические устройства. Классификация и основные разновидности сумматоров. Групповые структуры. Типовые арифметико-логические устройства. Схемы ускоренного переноса.
Тема 11. Множительные и множительно-суммирующие блоки. Базовые структуры. Наращивание размерности. Структуры быстрого умножения, реализующие алгоритмы Бута.
Тема 12. Триггерные устройства. Классификация и способы описания триггеров. Схемотехника триггерных устройств (асинхронных и синхронных, управляемых уровнями и фронтами синхросигналов, одноступенчатых и двухступенчатых). Метастабильные состояния и проблемы восприятия асинхронных сигналов в схемах ЦУ.
Тема 13. Синхронизация в ЦУ. Синхронизация как основное средство борьбы с критическими временными состязаниями сигналов в ЦУ. Однофазная, двухфазная и многофазная синхронизация. Условия работоспособности для систем с разными типами триггеров. Требования к параметрам синхросигналов. Схемы автоматического регулирования фазовых соотношений сигналов в разных областях СБИС (PLL, DLL).
Тема 14. Регистры и регистровые файлы. Узлы на основе регистров. Классификация и параметры регистров. Статические, сдвигающие и многофункциональные регистры. Преобразователи данных из параллельной формы представления в последовательную и обратно.
Тема 15. Двоичные и двоично-кодированные счетчики. Классификация и параметры. Базовые структуры. Групповые структуры. Проектирование счетчиков с произвольным модулем. Анализ графов переходов счетчиков с нерабочими состояниями.
Тема 16. Счетчики с недвоичным кодированием. Счетчики в коде “1 из N” (распределители тактов). Счетчики на кольцевых регистрах и регистрах с перекрестной обратной связью. Счетчики в коде Грея.
Тема 17. Основные сведения о запоминающих устройствах (ЗУ). Классификация. Параметры. Основные структуры (2D, 3D, 2DM, видеопамять, FIFO, кэш-память).
Тема 18. Постоянные, программируемые и репрограммируемые ЗУ. Масочные ЗУ, ЗУ с плавкими и пробиваемыми перемычками, ЗУ с ультрафиолетовым и электрическим стиранием данных.
Тема 19. Оперативные ЗУ (ОЗУ) статического типа (триггерные). Запоминающие элементы и усилители считывания. Основные структуры. Параметры и область применения. Искусственная энергонезависимость.
Тема 20. Динамические ОЗУ, базовая структура. Запоминающие элементы и усилители-регенераторы. Процессы записи и чтения данных. Регенерация данных. Контроллеры регенерации.
Тема 21. Динамические ОЗУ высокого быстродействия (FPM, EDORAM, BEDORAM, MDRAM, SDRAM, RDRAM, DRDRAM, DDR SDRAM и др.).
Тема 22. Программируемые ЗУ как средства обработки информации. Табличные методы решения задач. Воспроизведение логических функций, автоматов с памятью, числовых функций. Таблично-алгоритмические методы решения задач.
Тема 23. Микропроцессорные БИС/СБИС. Микропроцессорные системы (МПС) и микроконтроллеры. Аппаратный состав и структура МПС. Микропроцессорные комплекты БИС/СБИС.
Тема 24. Микропроцессор как центральный элемент МПС. Структура. Назначение и работа блоков. Сигналы управления. Командные и машинные циклы. Такты. Временные диаграммы циклов. Система параметров.
Тема 25. Подключение памяти и внешних устройств к шинам МПС. Адресное пространство (АП). Общее и раздельные АП для памяти и внешних устройств. Абсолютная и неабсолютные адресации. Линейная селекция внешних устройств. Проектирование модуля памяти с учетом временных диаграмм ЗУ и микропроцессора.
Тема 26. Интерфейсные схемы. Шинные формирователи и буферные регистры.
Тема 27. Параллельные периферийные адаптеры. Типовая структура параллельного периферийного адаптера. Режимы работы. Методика программирования.
Тема 28. Программируемые связные адаптеры. Принципы передачи последовательных данных в цифровых системах. Структура универсального синхронно-асинхронного связного адаптера. Режимы работы адаптера. Методика программирования.
Тема 29. Контроллеры прерываний. Роль и виды прерываний в микропроцессорных системах. Структура типичного контроллера прерываний и режимы его работы. Методика программирования.
Тема 30. Контроллеры прямого доступа к памяти. Прямой доступ к памяти как специфический метод обмена данными в микропроцессорной системе. Структура типичного контроллера прямого доступа к памяти и режимы его работы. Методика программирования.
Тема 31. Программируемые интервальные таймеры. Типичная структура программируемых интервальных таймеров и режимы их работы. Методика программирования.
Тема 32. Основные сведения о программируемых логических интегральных схемах (ПЛИС). Классификация. Технологические варианты реализации программируемых межсоединений. Технико-экономические факторы разработки и использования ПЛИС на современном этапе развития элементной базы ЦУ.
Тема 33. Программируемые логические матрицы (ПЛМ) и программируемая матричная логика (ПМЛ). Структуры ПЛМ и ПМЛ, их сравнительные функциональные возможности. Реализация на основе биполярной технологии и на МОП-транзисторах. Способы повышения функциональной гибкости.
Тема 34. Базовые матричные кристаллы (вентильные матрицы с масочным программированием). Канальные, бесканальные и блочные базовые матричные кристаллы. Базовые и функциональные ячейки. Периферийные ячейки. Библиотека схемных решений.
Тема 35. Программируемые пользователем вентильные матрицы (FPGA). Конфигурируемые логические блоки FPGA. Системы коммутации FPGA. Основные параметры и области применения.
Тема 36. Сложные программируемые логические схемы (CPLD). Макроячейки CPLD и программируемые матрицы межсоединений. Предсказуемость задержек сигналов в схемах CPLD. Основные параметры и области применения.
Тема 37. СБИС программируемой логики смешанной архитектуры (FLEX и др.). Использование структур со смешанной архитектурой как средство сочетания достоинств FPGA и CPLD. Примеры типичных ПЛИС со смешанной архитектурой, их особенности и параметры.
Тема 38. СБИС программируемой логики типа “система на кристалле” (SOPC). Стратегическая значимость возможности реализации всей системы обработки данных на одном кристалле. SOPC однородной и блочной структуры. Программные ядра (IP) и аппаратные ядра. SOPC ведущих фирм-производителей ПЛИС.
Тема 39. Краткие сведения о методах автоматизированного проектирования ЦУ. Возможности современных систем автоматизации проектирования электронных устройств и систем. Этапы проектирования с применением САПР и их содержание.
Перечень лабораторных работ
А. Работы, выполняемые на натурных макетах.
| № | Наименование работы | Номер темы |
| 1 | Исследование логических структур и триггерных устройств, реализуемых в схемотехнике ТТЛ(Ш), 4 часа. | 5,6,7,8,12,14,15 |
| 2 | Исследование элементов и узлов, реализуемых в схемотехнике КМОП, 4 часа. | 5,6,7,8,12,14,15 |
| 3 | Моделирование и проектирование устройств на основе FPGA, 4 часа. | 35 |
| 4 | Построение функциональных узлов на основе CPLD, 4 часа. | 36 |
| 5 | Исследование функционирования внешних устройств (универсального синхронно-асинхронного приемо-передатчика и программируемого интервального таймера), 4 часа. | 28,31 |
Б. Работы, выполняемые на программных моделях.
| № | Наименование работы | Номер темы |
| 1 | Проектирование комбинационных схем на логических элементах, 3 часа | 5…10 |
| 2 | Проектирование комбинационных устройств на микросхемах мультиплексоров и дешифраторов, 3 часа | 5,7 |
| 3 | Проектирование микропрограммного автомата на основе программируемых ПЗУ, 3 часа | 22 |
| 4 | Проектирование микропрограммного автомата на основе микросхем счетчиков и сдвигающих регистров, 3 часа | 14,15 |
Цели и содержание курсового проекта
Студентам предлагаются индивидуальные задания двух типов. В заданиях первого типа предусматривается разработка цифрового функционального узла (распределителя тактов со сложной временной диаграммой, преобразователя кодов, нестандартного счетчика, преобразователя формы представления данных и т. п.). В заданиях второго типа проектируется цифровой функциональный преобразователь для реализации кусочно-линейной аппроксимации одной из типовых для вычислительной техники функций. При этом проектирование ведется с учетом методических и инструментальных погрешностей преобразователя, оцениваемых как по методу наихудшего случая, так и теоретико-вероятностным методом.
При выполнении задания первого типа анализируются возможные варианты реализации заданного узла и выбирается наилучший по заданному критерию. Затем для выбранного варианта разрабатывается на заданной элементной базе принципиальная электрическая схема, временные диаграммы работы, оцениваются длительности переходных процессов и потребляемая узлом мощность. При выполнении задания второго типа основная работа заключается в контроле точности производимых операций и назначении размерностей используемых блоков, обеспечивающих заданную точность наиболее экономичным образом. Для спроектированного варианта также разрабатывается принципиальная электрическая схема в соответствии с требованиями ГОСТа и определяются его параметры.
Курсовой проект оформляется в виде пояснительной записки объемом 25…30 страниц, в которой отражаются все этапы разработки узла, и приложения, содержащего принципиальную электрическую схему узла с перечнем элементов.
Ориентировочное время работы над курсовым проектом 32 часа
Расчет учебных часов по темам и видам занятий
| № темы | Название темы | Лекции | Лаборат. занятия | Аудитор. занятия | Самост. работа | Всего | Семестр |
| | Введение | 1 | - | 1 | 1 | 2 | 6 |
| 1 | Работа цифровых элементов в cоставе узлов и устройств вычислительной техники | 4 | | 4 | 2 | 6 | 6 |
| 2 | Передача сигналов в цифровых устройствах (ЦУ) | 3 | | 3 | 2 | 5 | 6 |
| 3 | Вспомогательные элементы ЦУ | 2 | | 2 | 1 | 3 | 6 |
| 4 | Введение в проблематику проектирования ЦУ комбинационного типа | 2 | | 2 | 1 | 3 | 6 |
| 5 | Дешифраторы | 2 | 2 | 4 | 1 | 5 | 6 |
| 6 | Приоритетные и двоичные шифраторы | 2 | 2 | 4 | 1 | 5 | 6 |
| 7 | Мультиплексоры и демультиплексоры | 3 | 2 | 5 | 2 | 7 | 6 |
| 8 | Компараторы | 2 | 2 | 4 | 1 | 5 | 6 |
| 9 | Узлы контроля | 2 | | 2 | 2 | 4 | 6 |
| 10 | Сумматоры и АЛУ | 3 | 2 | 5 | 2 | 7 | 6 |
| 11 | Множительные и множительно суммирующие блоки | 3 | | 3 | 1 | 4 | 6 |
| 12 | Триггерные устройства | 3 | 2 | 5 | 5 | 10 | 6 |
| 13 | Синхронизация в ЦУ | 3 | | 3 | 5 | 8 | 6 |
| 14 | Регистры и регистровые файлы | 4 | 1 | 5 | 3 | 8 | 6 |
| 15 | Двоичные и двоично-кодированные счетчики | 3 | 2 | 5 | 4 | 9 | 6 |
| 16 | Счетчики с недвоичным кодированием | 3 | | 3 | 4 | 7 | 6 |
| 17 | Основные сведения о ЗУ | 2 | | 2 | 2 | 4 | 6 |
| 18 | ПЗУ, ППЗУ и РПЗУ | 4 | | 4 | 5 | 9 | 6 |
| 19 | Оперативные ЗУ статического типа | 3 | | 3 | 3 | 6 | 6 |
| 20 | Динамические ОЗУ | 3 | | 3 | 5 | 8 | 6 |
| 21 | Динамические ОЗУ высокого быстродействия | 2 | | 2 | 4 | 6 | 6 |
| 22 | Программируемые ЗУ как средства обработки информации | 1 | | 1 | 3 | 4 | 6 |
| 23 | Микропроцессорные БИС/СБИС | 2 | | 2 | 2 | 4 | 7 |
| 24 | Микропроцессор как центральный элемент МПС | 6 | | 6 | 8 | 14 | 7 |
| 25 | Подключение памяти и внешних устройств к шинам МПС | 4 | | 4 | 6 | 10 | 7 |
| 26 | Интерфейсные схемы | 2 | | 2 | 3 | 5 | 7 |
| 27 | Параллельные периферийные адаптеры | 2 | | 2 | 2 | 4 | 7 |
| 28 | Программируемые связные адаптеры | 2 | 4 | 6 | 2 | 8 | 7 |
| 29 | Контроллеры прерываний | 2 | | 2 | 2 | 4 | 7 |
| 30 | Контроллеры ПДП | 2 | | 2 | 2 | 4 | 7 |
| 31 | Программируемые интервальные таймеры | 2 | 3 | 5 | 2 | 7 | 7 |
| 32 | Основные сведения о ПЛИС | 3 | | 3 | 2 | 5 | 7 |
| № темы | Название темы | Лекции | Лаборат. занятия | Аудитор. занятия | Самост. работа | Всего | Семестр |
| 33 | Программируемые логические матрицы (ПЛМ) и программируемая матричная логика (ПМЛ) | 3 | | 3 | 3 | 6 | 7 |
| 34 | Базовые матричные кристаллы | 2 | | 2 | 2 | 4 | 7 |
| 35 | Программируемые пользователем вентильные матрицы (FPGA) | 4 | 5 | 9 | 4 | 13 | 7 |
| 36 | Сложные программируемые логические схемы (CPLD) | 4 | 4 | 8 | 4 | 12 | 7 |
| 37 | CБИС программируемой логики смешанной архитектуры | 3 | | 3 | 4 | 7 | 7 |
| 38 | СБИС программируемой логики типа “система на кристалле” | 3 | | 3 | 4 | 7 | 7 |
| 39 | Краткие сведения о методах автоматизированного проектирования ЦУ | 2 | | 2 | 2 | 4 | 7 |
| 40 | Курсовое проектирование | | | 16 | 16 | 32 | 7 |
| | ИТОГО | 108 | 31 | 155 | 130 | 285 | 6,7 |
ЛИТЕРАТУРА
Основная
| № | Название, библиографическое описание | Л | Лр | Кп | К-во экз. в библ. (на каф.) | Гриф |
| 1 | Угрюмов Е.П. Цифровая схемотехника.– СПб.: БХВ – Санкт-Петербург, 2000. – 528 c.: ил. Учебное пособие для студентов направлений 654600 и 552800 – “Информатика и вычислительная техника” (специальность 220100 “Вычислительные машины, комплексы, системы и сети”). | 6,7 | | 7 | 50 | УМО |
| 2 | Методические указания к курсовому проектированию по дисциплине “Узлы и устройства ЭВМ”/Сост.: О.Е.Блинков, А.М.Смирнов, Е.П.Угрюмов. СПб.: Изд-во СПбГЭТУ, 1991, 28 с | | | 7 | (70) | ГЭТУ |
| 3 | Проектирование модуля функционального преобразования: Методические указания по курсовому проектированию по дисциплине “Узлы и устройства ЭВМ”/Сост. Е.П.Угрюмов. СПб.: Изд-во СПбГЭТУ “ЛЭТИ”, 2001, 24 с | | | 7 | (40) | ГЭТУ |
| 4 | Исследование элементов транзисторно-транзисторной логики и триггерных устройств: Методические указания к лабораторной работе / Сост.: О.Е.Мартынов, А.М.Смирнов; Под ред. А.М.Смирнова; ГЭТУ.– СПб.,1994.– 32 с. | | 7 | | 60 | ГЭТУ |
| 5 | Исследование элементов транзисторно-транзисторной логики и триггерных устройств: Методические указания к лабораторной работе / Сост.: О.Е.Мартынов, А.М.Смирнов; Под ред. А.М.Смирнова; ГЭТУ.– СПб.,1994.– 32 с. | | 7 | | 50 | ГЭТУ |
| 6 | Построение схем на основе ПЛИС / Сост.: А.Н.Альшевский, Е.П.Угрюмов, О.Е.Мартынов; ГЭТУ.– СПб., 1996.– 27 с. | | 7 | | 50 | ГЭТУ |
| 7 | Моделирование функциональных узлов вычислительных машин: Методические указания к лабораторной работе / Cост.: О.Е.Блинков, А.Х.Мурсаев, А.М.Смирнов, А.О.Тимофеев, Е.П.Угрюмов, П.К.Ушаков. Под ред. Е.П.Угрюмова и А.О.Тимофеева; ЭТИ.– ЧСПб., 1992,– 28 с. | | 6 | | 50 | ГЭТУ |
| 8 | Проектирование микропрограммных автоматов: Методические указания к лабораторной работе/ Сост.: О.Е.Блинков, А.Х.Мурсаев, А.М.Смирнов, А.О.Тимофеев, Е.П.Угрюмов, П.К.Ушаков; Под ред, Е.П.Угрюмова и А.О.Тимофеева; ГЭТУ.– СПб., 1993.– 28 с. | | 6 | | 50 | ГЭТУ |
Дополнительная
| № | Название, библиографическое описание | К-во экз. в библ. (на каф.) |
| 1 | Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие для втузов. – СПб.: Политехника, 1996. – 885 с. | 160 |
| 2 | Цифровые интегральные микросхемы : Справочник / П.П.Мальцев, Н.С. Долидзе, М.И.Критенко и др. – М.: Радио и связь, 1994. – 240 с. | 15 |
| 3 | Применение интегральных микросхем памяти: Справочник / А.А.Дерюгин, В.В.Цыркин, Е.В.Красовский и др./ Под ред. А.Ю.Гордонова, А.А.Дерюгина. – М.: Радио и связь, 1994. – 232 с. | 20 |
| 4 | Логические ИС КР1533, КР1554: Справочник: В 2-х частях / И.И.Петровский, А.В.Прибыльский, А.А.Троян, В.С.Чувелев. – М.: БИНОМ, 1993. – 496 с. | 5 |
Автор Угрюмов Е.П.
Д.т.н., проф.
Рецензент, Анисимов В.И.
Д.т.н., проф.
Зав.кафедрой Вычислительной техники Пузанков Д.В.
Д.т.н.,проф
Декан ФКТИ Герасимов И.В.
Д.т.н., проф.
Программа согласована :
Зав.кафедрой Вычислительной техники Пузанков Д.В.
Д.т.н.,проф
Зав. отделом учебной литературы Смирнова О.Н.
Председатель методической комиссии ФКТИ Чугунов Л.А.
К.т.н.,доц.
Руководитель методического отдела Марасина Л.А.
К.т.н., доцент