Программно-технический комплекс Учебное пособие Новочеркасск юргту (нпи) 2010. Удк 519. 23 (075. 8) Ббк 22. 17я73
| Вид материала | Учебное пособие |
- Практикум Новочеркасск юргту (нпи) 2010 удк 330 (075. 8) Ббк 65. 012. 1я73, 2097.42kb.
- Учебно-методическое пособие Новочеркасск юргту (нпи) 2011 г. Удк 004 : 012 (076) ббк, 1329.07kb.
- Учебно-методическое пособие Новочеркасск юргту (нпи) 2011 г. Удк 004 : 012 (076) ббк, 994.64kb.
- Пособие предназначено для студентов, изучающих курсы «Экономики» и«Экономической теории», 4766.75kb.
- Учебно-методическое пособие Новочеркасск 2006 удк 004. 4 (07), 341.54kb.
- Учебное пособие к практическим занятиям по дисциплине «Физическая культура» Новочеркасск, 1055.75kb.
- Конспект лекций москва 2004 удк 519. 713(075)+519. 76(075) ббк 22. 18я7, 1805.53kb.
- Данное пособие предназначено для кураторов академических групп младших курсов, а также, 1695.39kb.
- Пособие предназначено для студентов специальности «Прикладная информатика (в экономике)», 1911.82kb.
- Учебное пособие тверь 2008 удк 519. 876 (075. 8 + 338 (075. 8) Ббк 3817я731-1 + 450., 2962.9kb.
4.9. RapidIO: технология для приложений реального времени
Архитектура RapidIO разрабатывалась для удовлетворения требований: обеспечения малых задержек, детерминизма, надежности и масштабируемости, а также снижения энергопотребления, размеров и веса, обусловленного требованиями встроенных систем.
Все архитектуры межсоединений нового поколения специально разрабатывались для очень быстрой связи. Полоса пропускания высокоскоростных параллельных и последовательных каналов достигает десятков гигабит в секунду на одно соединение. Технологии RapidIO, которые являются истинными архитектурами коммутации, позволяют иметь в каждом сетевом коммутаторе несколько одновременных соединений, в результате чего агрегатная пропускная способность системы может достигать тысяч Гбит/с.
Отличает новые технологии межсоединений друг от друга их реальная способность решать конкретные задачи конкретной прикладной области. Но во всех случаях система межсоединений должна являться частью интегрированной системной архитектуры, оптимизирующей распределение потоков данных – от входов системы к процессорам и от них к другим процессорам и выходам системы в целом. Локальная же оптимизация только структуры межсоединений не обеспечит решения проблем других интерфейсов.
Малые задержки. Технология RapidIO обладает задержками, которые обеспечивают производительность, сравнимую с архитектурой PCI либо превосходящую её возможности.
На величину задержек влияет также степень перегрузки сети. Если некоторые линии связи будут заняты, то весь обмен данными может быть блокирован. Поскольку архитектура RapidIO допускает создание топологий произвольного типа, то на ее основе возможно построение эффективных конфигураций с множеством резервированных каналов. RapidIO гарантирует прямое продвижение пакетов по сети. При прохождении коммутируемой среды каждому пакету в каждый момент времени выделяется один канал. Если в текущий момент времени конкретный канал занят, пакет просто ожидает его освобождения. Такой подход обеспечивает меньшие задержки при значительных нагрузках по сравнению с теми технологиями, где пакет в случае блокировки канала возвращается источнику и передаётся повторно.
Детерминизм. В RapidIO определено несколько уровней приоритетов, гарантирующих быструю доставку наиболее важных сообщений даже в условиях перегрузки сети. Тем самым обеспечивается предсказуемость выполнения транзакций в архитектуре "load/store", лежащей в основе технологии RapidIO.
Надежность. В сетевых и коммуникационных системах исправление ошибок должно осуществляться в течение нескольких миллисекунд, если не микросекунд, что может быть выполнено только аппаратным образом. Гарантия доставки данных в неискаженном виде обеспечивается в RapidIO несколькими способами. Это единственная стандартная архитектура коммутации с аппаратным обнаружением и исправлением ошибок в каждом звене канала передачи данных. Для определения и исправления ошибок в заголовке и поле данных имеется отдельный CRC-код. Для дополнительной гарантии 100-процентного обнаружения ошибок все управляющие пакеты дополнительно отсылаются в инвертированном виде. В случае невосстановимой ошибки пакет повторно посылается по последнему звену канала передачи, так что ни один пакет данных не теряется.
Простота встраивания. Интерфейс RapidIO может быть реализован как на самом кристалле процессора, так и в виде специализированной микросхемы (ASIC) и даже в FPGA-матрице, отличаясь чрезвычайно скромными требованиями к занимаемой площади. Физически интерфейс RapidIO может быть реализован в виде FPGA-матрицы для быстрой отладки опытного образца с последующим мелкосерийным производством. Благодаря стандартным LVDS-линиям (Low Voltage Differential Signalling – низковольтные дифференциальные линии связи) интерфейс совместим со многими существующими устройствами.
Низкая стоимость интерфейса RapidIO обеспечивается благодаря небольшому числу сигнальных линий и широкой доступности. Восьмиразрядная параллельная версия RapidIO, в которой двунаправленный порт занимает всего 40 контактов разъема, требует для реализации в два раза меньше сигнальных линий, чем PCI и другие заменяемые ею процессорные шины. Для приложений с минимальными требованиями к числу линий существует последовательная версия RapidIO, физический уровень которой требует 4 контакта на один двунаправленный порт или 16 контактов в случае версии 4х.
Масштабируемость. Пропускная способность связной структуры RapidIO возрастает пропорционально числу подключенных устройств. Поскольку RapidIO позволяет адресовать свыше 64000 устройств, практического ограничения на размер системы с коммутацией через RapidIO нет.
Прозрачность для программных средств. Достоинство технологии RapidIO заключается в программной совместимости с существующими приложениями, работающими на базе процессоров с типовой архитектурой "load/store". Поскольку протокол RapidIO свободно реализуется на аппаратном уровне, никаких наборов программных протоколов не требуется, что объясняет малые задержки транзакций RapidIO.
Широкая доступность. В отличие от большинства архитектур коммутации, распространение технологии RapidIO получило дополнительную поддержку в виде появления на рынке процессоров, в которых непосредственно реализованы интерфейсы к RapidIO. И Motorola, и IBM приняли решение оснастить интерфейсами с RapidIO процессоры PowerPC следующего поколения. Многие поставщики процессоров являются членами ассоциации RapidIO (RapidIO Trade Association), и ожидается, что они тоже будут выпускать устройства с поддержкой RapidIO.
Система соединений для всей системы. Благодаря унификации соединений с процессором, RapidIO позволяет отказаться от разнообразия типов соединений внутри системы. Другие же архитектуры связи решают только часть проблемы, предоставляя решение проблем процессорных интерфейсов на долю неадекватных или закрытых решений.
Меняющаяся роль шины ввода/вывода. Встраивание интерфейса RapidIO, DDR-контроллера памяти, контроллеров Gigabit Ethernet и других интерфейсов ввода/вывода в центральный процессор позволяет устранить "узкое место" между процессором и связной структурой и уменьшить потребление энергии интегрированным устройством. Если интерфейс Gigabit Ethernet тоже встроен в процессор, то необходимость во вспомогательной шине ввода/вывода между микросхемами отпадает и система начинает выглядеть как набор самодостаточных интегрированных процессоров с собственными встроенными контроллерами памяти и интерфейсами ввода/вывода.