Учебная программа по дисциплине современная вычислительная и микропроцессорная техника зюбин В. В. Цели преподавания дисциплины
| Вид материала | Программа |
- Рабочая учебная программа по дисциплине вычислительная математика специальность: 230100, 133.73kb.
- Рабочая учебная программа по дисциплине «Вероятностные методы в теории массового обслуживания», 104.4kb.
- Учебная программа (Syllabus) Дисциплина: Специальность Вычислительная техника и программное, 289.07kb.
- Рабочая учебная программа дисциплины Моделирование рассуждений (наименование дисциплины), 166.66kb.
- Учебная программа (Syllabus) Дисциплина: Web-дизайн Специальность Вычислительная техника, 418.42kb.
- Учебная программа (Syllabus) Дисциплина: «Информатика» Специальность Вычислительная, 323.55kb.
- Рабочая учебная программа по дисциплине «Прикладное программное обеспечение» Направление, 64.54kb.
- Рабочая учебная программа по дисциплине «Базы данных» Направление №230100 «Информатика, 115.03kb.
- Учебная программа (Syllabus) Дисциплина: «Программирование С++builder» Специальность, 286.84kb.
- Учебная программа (Syllabus) Дисциплина: «Корпоративные информационные системы» Специальность, 273.39kb.
УЧЕБНАЯ ПРОГРАММА ПО ДИСЦИПЛИНЕ
СОВРЕМЕННАЯ ВЫЧИСЛИТЕЛЬНАЯ И МИКРОПРОЦЕССОРНАЯ ТЕХНИКА
Зюбин В.В.
| Цели преподавания дисциплины: |
| Сформировать у студентов понимание принципов функционирования современных ЭВМ, вычислительных систем, микропроцессорных и микроконтроллерных устройств и систем. |
| Перечень дисциплин, усвоение которых студентам необходимо для усвоения курса |
| |
| В результате изучения курса студент должен |
| знать: |
|
| уметь: |
|
| иметь представление о: |
|
| Основными видами занятий являются лекции и практические занятия. |
| |
| СОДЕРЖАНИЕ КУРСА |
| Тема 1. Базовые понятия и основные характеристики вычислительных и микропроцессорных систем |
| Определения и понятия. ЭВМ как сложная вычислительная система. Структура и функция системы. Понятия сложности, иерархии, архитектуры системы, алгоритма, программы, операнда, операционных устройств и интерфейсов. Формы отображения структуры. Иерархия функций и структур сложной системы. Определение информации как устраненной неопределенности для достижения цели. Количество информации – формулы Хартли и Шеннона. Кодирование, хранение и переработка информации. Технические и эксплуатационные характеристики ЭВМ (производительность, быстродействие, надежность, точность, достоверность и др.). Виды программного обеспечения ЭВМ. Критерии классификации архитектур ЭВМ и микропроцессоров. Классификация ЭВМ по быстродействию. Классификации архитектур современных микропроцессоров по выделенным признакам (CISC, RISC, EPIC, MISC, WISC, TTA; фон Неймана и Гарвардская; регистровая, аккумуляторная, стековая). Структуры микропроцессорных систем (с централизованным и децентрализованным управлением, с резервированием, с общей шиной). Обобщенная структура иерархической микропроцессорной системы. Принципы построения и функционирования нетрадиционных вычислительных систем - молекулярных, оптических, нейрокомпьютеров. Пример структуры отечественного нейроматричного процессора NM6403 (Л1879ВМ1) |
| Тема 2. Многопроцессорные вычислительные системы |
| Классификация архитектур вычислительных систем по Флинну, примеры реализации. Классификация архитектур многопроцессорных систем по доступу к основной памяти (SMP, MPP, NUMA, cc-NUMA, PVP); особенности, достоинства и недостатки этих архитектур; примеры реализации. Кластерные вычислительные системы. Области применения. Общая структурная схема кластера, структурные схемы высокоскоростного, отказоустойчивого и смешанного кластеров. Коммуникационные технологии для кластерных систем. Критические параметры при построении кластера. Закон Амдала. Табличная иллюстрация закона Амдала. Примеры оптимальных топологий многопроцессорных систем. Транспьютеры как средство построения параллельных вычислительных систем. Структурная схема транспьютера. Структурный модуль и топология отечественной мультипроцессорной вычислительной системы МВС-1000. Лучшие суперкомпьютеры мира: рейтинг TOP500 (первая пятерка 29-й и 31-й редакций). |
| Тема 3. Методы повышения производительности вычислительных систем |
| Совмещение операций - основа повышения производительности вычислительных систем: конвейерная и параллельная обработка базовых операций. Принцип организации конвейера. Теоретическая оценка производительности конвейера. Основные ступени типового конвейера. Особенность последней ступени конвейера. Примеры конвейерной обработки команд STORE, JUMP, BRANCH. Перекрытия и межкомандные зависимости в конвейере. Помехи типа "чтение после записи", "запись после чтения", "запись после записи"; примеры программного кода. Способы борьбы с помехами и потерями времени в конвейере. Структурная организация конвейера. I- и E-устройства и алгоритмы их работы. |
| Тема 4. Организация памяти ЭВМ |
| Многоуровневая организация памяти в вычислительных системах. Виртуальная память и виды ее организации - страничная и сегментная. Преобразование логических адресов в физические. Основная память вычислительной системы. Статическая и динамическая память: схемотехника и топология статической и динамической ячейки, достоинства и недостатки. Способы адресации динамической памяти при чтении-записи. Регенерация динамической памяти. Латентность ОЗУ. Расслоение памяти. Концепция кэш-памяти и принцип функционирования. Базовая организация кэш-памяти. Прямое и наборно-ассоциативное отображение кэш-памяти на основную память. Свопинг основной памяти. Алгоритмы сквозной записи (write-through) и обратной записи (write-back). Методы замены строк в кэш-памяти. |
| Тема 5. Организация ввода-вывода в ЭВМ |
| Блок-схема магистрально-модульной ЭВМ. Определение понятия "ввод-вывод". Три основных режима ввода-вывода данных в ЭВМ. Программный ввод-вывод: асинхронный и синхронный (безусловный). Интерпретация флага готовности (READY) для устройств ввода и устройств вывода. Цикл ожидания готовности периферийного устройства. Достоинства и недостатки программного ввода-вывода. Примеры программного кода асинхронного ввода и синхронного вывода данных. Ввод-вывод с прямым доступом к памяти (ПДП). Два режима ПДП: без пропусков тактов микропроцессора и с пропуском тактов микропроцессора. Блок-схема простого контроллера ПДП и алгоритм его работы. Структурная схема микропроцессорной системы с контроллером ПДП. Алгоритм работы канала ПДП. Ввод-вывод в режиме прерывания. Понятие прерывания исполняемой программы. Алгоритм обработки прерывания. Блок-схема простого контроллера прерывания внешнего устройства. Основные функции системы прерывания. Структура программы обслуживания прерывания. Характеристики систем прерываний. Программные и аппаратные прерывания. Маскируемые и немаскируемые прерывания. Идентификация прерывающего устройства системы прерывания. Программный и аппаратный полинг. Примеры программного и аппаратного полинга (дейзи-цепочка). Векторные приоритетные прерывания. Вложенные прерывания и алгоритм их организации. Пример традиционной системы прерывания персонального компьютера. Пример программирования двух контроллеров прерываний 8259. Приоритетное прерывание программ. |
| Тема 6. RISC-микропроцессоры и процессоры нетрадиционных архитектур |
| Философия RISC-архитектуры и общие принципы построения RISC-процессоров; основные законы RISC. Берклиевская и стэнфордская архитектуры. Механизм MORS в берклиевской архитектуре; пример реализации; недостатки. Конфликтные ситуации в стэнфордской архитектуре и способы их преодоления; примеры задержек конвейера для случаев зависимости по адресу и зависимости по данным; устранение задержек конвейера при помощи оптимизирующего компилятора. Элементы RISC в процессоре Pentium PRO. Интеграция элементов RISC-архитектуры в CISC-процессорах Intel серии x86 (Pentium 4). Гарвардская внутренняя структура процессора Intel Pentium 4; особенности процессора Pentium 4; кэш-память первого уровня L1 для инструкций, режимы ее работы; предсказание ветвлений. Преимущества отслеживающего кэш инструкций перед обычным кэш при спекулятивном выполнении команд. Специальное ПЗУ микрокода в Pentium 4. Процессоры нетрадиционных архитектур: ассоциативные, матричные, ДНК-процессоры, клеточные, коммуникационные, процессоры баз данных, потоковые, процессоры с многозначной (нечеткой) логикой, цифровые сигнальные процессоры. |
| Тема 7. Микропроцессоры IA-64 с архитектурой EPIC |
| IA-64 – архитектура с явным параллелизмом исполнения инструкций. Особенности архитектуры EPIC и ее сравнение с архитектурой CISC. Линейка EPIC-процессоров последних лет. Структура процессора IA-64. Типы, форматы и назначение регистров IA-64. Работа стека регистров. Логические области динамических регистров. Пример передачи параметров из процедуры в процедуру через динамические регистры. Система команд IA-64. Типы команд и исполнительных устройств. Широкие команды-«связки»; формат команды в связке; поле маски (шаблона). Подмножество команд, определяющих наиболее принципиальные особенности IA-64. Пример фрагмента программы под предикатами. Спекулятивное выполнение команд. Пример схемы и фрагмента программы спекулятивной по управлению загрузки данных из памяти. Спекулятивно выполнимые и спекулятивно невыполнимые команды. Модель вычислений с плавающей запятой; операции с плавающей запятой. "Вращение" динамических регистров. Программно конвейеризованные циклы (SWP-циклы) – аналог аппаратных конвейеров. Пример фрагмента программы и схем выполнения обычного и конвейеризованного циклов; дополнительные примеры фрагментов программ по SWP-циклам. Пример применения процессоров Intel Itanium в высокопроизводительных отказоустойчивых серверах SeNECa II (корпорация NEC) с архитектурой ccNUMA. |
| Тема 8. Микроконтроллеры и цифровые сигнальные процессоры |
| Микроконтроллер – однокристальная ЭВМ. Классификация микроконтроллеров. Примеры 8-, 16- и 32-разрядных микроконтроллеров отечественного производства. Справка: ядро ARM, интерфейс JTAG; семейства процессорных ядер ARM. Структура 8-разрядных микроконтроллеров на примере среднего семейства PIC Microchip: ядро микроконтроллера, периферийные модули, специальные встроенные функции, общая структурная схема микроконтроллеров PIC, типовая структурная схема одного канала многофункционального порта ввода/вывода, двухступенчатый конвейер, операции АЛУ через рабочий регистр W, три группы команд, общий формат команд, примеры операционных кодов, карта памяти и 8-уровневый аппаратный стек, вектор сброса RESET и вектор прерываний, источники прерываний, банки памяти данных, механизм прямой адресации памяти данных. Цифровые сигнальные процессоры: примеры 16- и 32-разрядных ЦСП отечественного производства. Особенности архитектуры ЦСП. Области применения ЦСП. Характеристики современных ЦСП. Основные параметры ЦСП. Гарвардская архитектура ЦСП. Особенность внешней шины ЦСП. ЦСП с архитектурой VLIW и их характерные особенности. Суперскалярные ЦСП и их особенности. Гибридные ЦСП. Блок-схема гибридного ЦСП. Особенности программирования ЦСП. Особенности ассемблеров ЦСП. |
| Тема 9. Современные системы на кристалле |
| Современные требования к электронным устройствам. Системы-на-кристалле – революционный шаг в цифровой аппаратуре. Мировые производители систем-на-кристалле (СнК). Возможности современ-ных СнК и критерии их классификации. Примеры классификаций: бюджетные СнК с ядром ARM7TDMI, для удаленного управления с ядрами ARM920 и ARM926, для терминальных устройств с ядром ARM9, двухядерные СнК (dual core) для обработки данных на ядрах ARM926+ TMS320C55x и Dual BlackFin, СнК для спецвычислений на базе ПЛИС (Altera Stratix, Cyclone и Xilinx Spartan, Virtex). Этапы и условия эффективного проектирования электронного изделия и сдачи его заказчику. Пример проектирования IP-блока для реализации функций управления в составе СБИС класса СнК на базе системы команд микроконтроллера AtMega128: структура и состав контроллерного IP-блока, источники и адреса векторов прерываний. Верификация и тестирование аппаратных модулей. Программируемые логические интегральные схемы (ПЛИС) на примере семейства MAX3000 Altera: краткие сведения, основные параметры, функциональная схема и основные элементы. Структурная схема макроячейки MAX3000. Структура программируемой матрицы соединений. Элемент ввода-вывода. Особенности программирования и стандартные средства загрузки программ (ByteBlasterMV, BitBlaster, MasterBlaster и др.). |
| ЛИТЕРАТУРА |
| Основная: |
|
|
|
|
|
|