Розробка цифрових засобiв ПЛРЖС в iнтегрованому середовищi проектування MAX+PLUS II
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
iчного 0. Це значить, що тригер встановлено у стан 0. Четвертий рядок таблицi дiйсностi вiдповiдаСФ R=S=1. В даному випадку тригер знаходиться в станi спокою: на виходах Q1 i Q2 зберiгаються попереднi комплементарнi рiвнi сигналу. Це режим збереження.
РЖз табл. 7.1.1 видно, що встановлення тригеру у стан 1 (встановлення 1 на виходi Q1) iнiцiюСФ логiчний 0 на входi S. Аналогiчно встановлення тригеру в стан 0 (встановлення 0 на виходi Q1) iнiцiюСФ логiчний 0 на входi R. Так як змiна стану RS-тригеру обумовлена появою 0 на одному з його входiв, то вiрогiднiше, точнiшим зображенням даноСЧ схеми було б умовне графiчне зображення, приведене на рис. 7.1.2.
Рис. 7.1.2. Умовне графiчне позначення RS-тригеру
Рис. 7.1.3. RS-тригер, побудований на логiчних елементах РЖ-НЕ
Особливу увагу треба звернути на iнвертуючi кола у входiв R та S. Вони показують, що активним рiвнем сигналу для встановлення тригеру в стан 1 i 0 СФ рiвень логiчного 0 на одному iз входiв. RS-тригер часто називають RS-фiксатором, або тригером з роздiльними входами.
7.1.2 Синхронний RS-тригер
Умовне графiчне позначення для синхронного RS-тригеру показано на рис. 7.1.4. Воно подiбне до звичайного RS-тригеру; вiдмiннiсть полягаСФ в появi одного додаткового, так званого синхронiзуючого входу, що позначаСФться CLK.
Рис. 7.1.4. Умовне графiчне позначення синхронного RS-тригеру
Принцип роботи синхронного RS-тригеру iлюструСФ його таблиця дiйсностi (табл. 7.1.2).
Табл. 7.1.2. Таблиця дiйсностi синхронного RS-тригеру
Режим роботиВходиВиходиCLKSRQ1Q2Вплив на вихiд Q1Збереження
00Без змiнБез змiнВстановлення 00101Для встановлення
Q1 в 0Встановлення 11010Для встановлення
Q1 в 1Заборонений стан1111Заборонено
не використовуСФться
Тiльки верхнi три рядки таблицi дiйсностi описують реальнi режими роботи RS-тригеру. Нижнiй рядок вiдповiдаСФ забороненому стану i нiколи не використовуСФться. З таблицi видно, що стан виходiв синхронного RS-тригеру може змiнюватись лише в моменти приходу тактових iмпульсiв. В даному випадку кажуть, що тригер працюСФ синхронно: процес переключення його знаходиться в синхронiзмi з тактовими iмпульсами.
Важливу роль в багатьох цифрових схемах вiдiграСФ ще одна характеристика RS-тригеру наявнiсть памятi. Дiйсно, якщо тригер встановлений в стан 1 або 0, то вiн залишаСФться в такому станi навiть при деяких змiнах вхiдних сигналiв.
Рис. 7.1.5. Синхронний RS-тригер, побудований на логiчних елементах РЖ-НЕ
Щоб отримати синхронний RS-тригер, в схему звичайного RS-тригеру потрiбно ввести два додаткових логiчних елемента РЖ-НЕ, як показано на рис. 7.1.5.
7.1.3 D-тригер
Умовне графiчне позначення D-тригеру подано на рисунку 7.1.6. У цього тригера СФ лише один iнформацiйний вхiд D, а також синхронiзуюзуючий вхiд CLK.
D-тригер часто називають тригером з затримкою. Слово тАЬзатримкатАЭ означаСФ те, що вiдбуваСФться з даними (iнформацiСФю), що поступаСФ на вхiд D. РЖнформацiйний сигнал (0 або 1), поступаючи на цей вхiд затримуСФться у тригерi рiвно на один такт, перед тим як зявитись на виходi Q.
Рис. 7.1.6. Умовне графiчне позначення D-тригеру
Спрощена таблиця дiйсностi для D-тригеру подана нижче.
Табл. 7.1.3. Таблиця дiйсностi D-тригеру
ВхiдВихiдDnQn+10011
Слiд звернути увагу, що сигнал на виходi Q в тактi n+1 повторюСФ сигнал, що був на входi D в попередньому тактi n.
D-тригер можливо отримати з тактуСФмого RS-тригеру, додаючи до останнього iнвертор, як показано на рис. 7.1.7.
Рис. 7.1.7. Схема D-тригера
На рис. 7.1.8 показано умовне позначення типового серiйно випускаСФмого D-тригеру. Вiн маСФ два додаткових входи попереднього встановлення (PS) i очищення (CLR). Логiчний 0 на входi PS iнiцiюСФ встановлення логiчноСЧ 1 на виходi Q. Логiчний 0 на входi CLR iнiцiюСФ очистку виходу Q.
В активних станах входи PS i CLR блокують дiю входiв D i CLK; при розблокуваннi входи D i CLK дiють аналогiчно звичайному D-тригеру, що зображений на рис. 7.1.6.
Рис. 7.1.8. Умовне графiчне позначення серiйного iнтегрального D-тригеру
7.1.4 JK-тригер
JK-тригер це унiверсальний тригер, що маСФ характеристики всiх iнших типiв тригерiв. Умовне графiчне позначення JK-тригеру подано на рис. 7.1.9. JK-тригер маСФ два iнформацiйнi входи: J i K, i вхiд синхронiзацiСЧ CLK i, як i всi тригери два комплементарних виходи Q1 i Q2. Таблиця дiйсностi для JK-тригера приведена в табл. 7.1.4. Коли на обидва входи J i K подаСФться рiвень логiчного 0, тригер блокуСФться, i стан його виходiв не змiнюСФться. В цьому випадку тригер знаходиться в режимi збереження.
Рис. 7.1.9. Умовне графiчне позначення JK-тригеру
Табл. 7.1.4. Таблиця дiйсностi JK-тригеру
Режим роботиВходиВиходиCLKJKQ1Q2Вплив на вихiд Q1Збереження
00Без змiнБез змiн
блокуванняВстановлення 00101Скидання або очищення Q1 в 0Встановлення 11010Для встановлення
Q1 в 1Переключення11ПереключенняЗмiна стану на
протилежний
Рядки 2 i 3 таблицi дiйсностi описують режими, що вiдповiдають встановленню тригера в стани 0 на 1. Рядок 4 iлюструСФ дуже важливий режим роботи JK-тригера переключення. Якщо на обох входах J i K встановлена логiчна 1, то наступнi тактовi iмпульси будуть викликати перекидання рiвнiв сигналiв на виходах тригера вiд 1 до 0, от 0 до 1 i так далi. Така робота подiбна переключенню тумблера, звiдки i походить назва режиму.
Умовне графiчне позначення JK-тригера, що входить до складу iнтегральноСЧ схеми показано на рис. 7.1.10. В порiвняннi з тригером на рис. 7.1.9 да