Розробка цифрових засобiв ПЛРЖС в iнтегрованому середовищi проектування MAX+PLUS II
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
?уктура CPLD
Складними PLD прийнято називати мiкросхеми високого ступеня iнтеграцiСЧ, структура яких являСФ собою сукупнiсть функцiональних блокiв з архiтектурою PAL (рис. 1.5), поСФднаних програмувальною матрицею переключень (Switch Matrix - SM).
Багатьма фiрмами випускаються рiзнi структури CPLD. Наприклад, фiрма AMD своСЧ CPLD назвала КМОП-макроматрицi високоСЧ щiльностi (Macro Array CMOS High-density - MACH). Фiрма Altera випускаСФ кiлька видiв CPLD: багаторазовi матричнi таблицi (Multiple Array Matrix - MAX) i FLASH-пристроСЧ, названi за засобом перепрограмування елементiв, що здатнi до багаторазового налагоджування.
Подальший розвиток структура складних PLD одержала в мiкросхемах фiрми Altera, названих матрицями елементiв гнучкоСЧ логiки (Flexible Logic Element Matrix - FLEX), узагальнена структура яких подана на рис. 1.6. Тут вiдсутня звична PAL-структура, а СФ лише блоки логiчних елементiв, поСФднуванi в LAB-модулi (LAB - Logic Array Block) по 8 елементiв у кожнiм. Вiдмiнною рисою FLEX-пристроСЧв СФ те, що матриця переключень реалiзована у виглядi горизонтальних i вертикальних каналiв зСФднань (каналiв трасування).
Рис. 1.6. Структура FLEX-пристроСЧв
Це дозволило значно зменшити площу кристала, займаного матрицею переключень, без суттСФвого зниження властивостей CPLD. Елементи введення-виведення (IOE - Input/Output Element), що обслуговують зовнiшнi виводи, приСФднуються безпосередньо до каналiв зСФднань.
Архiтектуру FPGA доцiльно розглянути на прикладi пристроСЧв фiрми Xilinix. Основу структури FPGA (рис. 1.7) складаСФ матриця логiчних елементiв (Logic Element - LE), мiж якими розташовуСФться поле зСФднань: сукупнiсть вертикальних i горизонтальних каналiв.
Якщо в FLEX-пристроях лiнiСЧ каналiв зСФднань безперервнi i проходять через всю довжину або ширину кристала, то в FPGA лiнiСЧ каналiв складаються з окремих сегментiв, що зСФднуються програмувальними матрицями переключень. По боках кристала FPGA розташованi блоки введення-виведення (Input/Output Blocks - IOBs).
Рис.1.7. Структура FPGA фiрми Xilinix
Розглянута класифiкацiя PLD стосуСФться лише СЧх архiтектури. РЖснують класифiкацiСЧ PLD за типом налагоджуваного елемента, кiлькiстю перепрограмувань, затримцi при проходженнi сигналiв и так далi. Виходячи з поставленого технiчного завдання проектувальник самостiйно обираСФ тип програмуСФмих логiчних iнтегральних схем, користуючись спiввiдношенням основних параметрiв PLD (табл. 1.1) до цiни конкретноСЧ мiкросхеми. Чималу роль при обраннi елементноСЧ бази вiдiграють i досвiд проектувальника, а також доступнiсть програмних засобiв ефективного синтезу логiчноСЧ схеми. Останнiм часом компанiСЧ-виробники PLD звернули увагу на розробку саме таких програмних пакетiв.
2. Призначення та структура системи автоматизованого проектування MAX+PLUS II
Система автоматизованого проектування MAX+PLUS II являСФ собою iнтегроване середовище для розробки цифрових пристроСЧв на базi програмувальних логiчних iнтегральних схем фiрми Altera. Вiн забезпечуСФ виконання всiх етапiв, необхiдних для випуску готових виробiв:
- створення проектiв логiчних пристроСЧв;
- синтез структур i трасування внутрiшнiх звязкiв програмувальних логiчних iнтегральних схем;
- пiдготовку даних для програмування або конфiгурацiю програмувальних логiчних iнтегральних схем (компiляцiю);
- верифiкацiю проектiв (функцiональне моделювання i часовий аналiз), програмування або конфiгурацiю програмувальних логiчних iнтегральних схем.
Наданий на рис. 2.1 склад програмного забезпечення системи автоматизованого проектування MAX+PLUS II СФ повним комплектом, що забезпечуСФ створення логiчних дизайнiв для пристроСЧв фiрми Altera з програмувальною логiкою, в тому числi i родин пристроСЧв ACEX 1000, MAX 7000, MAX 9000, FLEX 6000, FLEX 8000, FLEX 10000.
Рис. 2.1. Середовище проектування в системi MAX+PLUS II
В систему автоматизованого проектування MAX+PLUS II входять 11 додаткiв (рис. 2.2).
Рис. 2.2. Додатки в системi MAX+PLUS II
Сукупнiсть iСФрархiчно повязаних файлiв називаСФться проектом (project). Можливо описати проект (Design Entry) у виглядi файла на мовi описання апаратури, створеного в зовнiшньому редакторi, або в текстовому редакторi MAX+PLUS II (Text Editor), у виглядi схеми електричноСЧ принциповоСЧ за допомогою графiчного редактора (Graphic Editor); у виглядi часовоСЧ дiаграми, створеноСЧ в сигнальному редакторi (Waveform Editor). Для зручностi роботи зi складними iСФрархiчними проектами кожному проекту нижчого рiвня iСФрархiСЧ може бути поставлений у вiдповiднiсть символ, редагування якого вiдбуваСФться за допомогою символьного редактора (Symbol Editor). Редагування розмiщення вузлiв по логiчним блокам i виводам програмувальних логiчних iнтегральних схем вiдбуваСФться за допомогою порiвневого планувальника (Floorplan editor).
Верифiкацiя проекту (Project verification) виконуСФться за допомогою симулятора (simulator), результати роботи якого зручно проглянути в сигнальному редакторi. Тестовi впливи створюються також в сигнальному редакторi.
Компiляцiя проекту, в тому числi i витягнення iз списку зСФднань компонентiв (Netlist Extractor), побудова бази даних (Data Base Builder), логiчний синтез, зволiкання часових, функцiональних параметрiв (SNF Extractor), розбиття на частини (Partioner), трасування (Fitter) i формування файла програмування i завантаження (Assembler) виконуються за допомогою компiлятора (Compiler) системи.
БезпосереднСФ програмування або завантаження конфiгурацiСЧ пристроСЧв з використанням вiдповiдного апаратного забезпечення виконуСФться з використанням модуля програматора (Programmer).
Бiльшiсть характерних рис i команди такi, як