Розробка цифрових засобiв ПЛРЖС в iнтегрованому середовищi проектування MAX+PLUS II
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
ent;
ENA ENAble;
FLEX Flexible Logic Element Matrix;
FPGA Field Programmable Gate Array;
GA Gate Array;
GAL Generic Array Logic;
IOB Input/Output Element;
JTAG Joint Test Action Group;
LAB Logic Array Block;
LE Logic Element;
MAX Multiple Array Matrix;
PLA Programmable Logic Array;
PLD Programmable Logic Devices;
PLS Programmable Logic Sequencers;
PROM Programmable Read Only Memory;
SPLD Standart Programmable Logic Devices.
Вступ
Широке впровадження електронiки й автоматики в усi сфери людськоСЧ дiяльностi, що спостерiгаСФться в даний час, предявляСФ все бiльш жорсткi вимоги до виробiв електронноСЧ технiки. Це повязано, з одного боку, зi зростанням важливостi i складностi розвязуваних задач, а, з iншого боку, необхiднiстю полiпшення таких характеристик, як швидкодiя, надiйнiсть, споживана потужнiсть, габарити, вартiсть та iнше. Одним з шляхiв вирiшення даноСЧ проблеми СФ широке використання програмувальних логiчних iнтегральних схем (ПЛРЖС - Programmable Logic Devices - PLDs).
ПЛРЖС являють собою нову елементну базу, що володiСФ гнучкiстю замовлених ВРЖС i доступнiстю традицiйноСЧ "твердоСЧ" логiки.
Головною вiдмiтною властивiстю ПЛРЖС, на вiдмiну вiд тАЬжорсткоСЧтАЭ логiки, СФ можливiсть настроювання на виконання заданих функцiй самим користувачем. Сучаснi ПЛРЖС характеризуються низькою вартiстю, високою швидкодiСФю, значними функцiональними можливостями, багаторазовiстю перепрограмування, низкою споживаною потужнiстю й iнше.
При цьому час розробки на основi ПЛРЖС навiть досить складних проектiв може складати усього кiлька годин. "асно кажучи, розробка пристроСЧв на основi ПЛРЖС являСФ собою нову технологiю проектування електронних схем, включаючи СЧх виготовлення i супроводження. Доказом перспективностi новоСЧ елементноСЧ бази служить щорiчна поява нових поколiнь ПЛРЖС, а також постiйно зростаючий обсяг випуску вже розроблених ПЛРЖС.
РЖстотною перешкодою широкого практичного використання ПЛРЖС СФ вiдсутнiсть ефективних методiв синтезу. Справа в тому, що в основу архiтектури сучасних ПЛРЖС покладена структура програмувальних логiчних матриць (ПЛМ Programmable Array Logics PALs), що являСФ собою пари матриць: РЖ й АБО, у якiй програмуСФться матриця РЖ, а матриця АБО маСФ фiксоване положення. Методи й алгоритми синтезу на такiй структурi одержали назву двухуровнего синтезу i бурхливо розвивалися в 80-х роках. З часом iнтерес дослiдникiв на багато рокiв залучив багаторiвневий синтез, використовуваний при проектуваннi цифрових систем на основi FPGA (Field Programmable Gate Array).
В останнi роки спостерiгаСФться явне протирiччя: архiтектури ПЛРЖС бурхливо розвиваються й удосконалюються, а методи проектування на СЧх основi залишаються без змiни.
РЖнтегроване середовище MAX+PLUS II фiрми Altera пропонуСФ повний спектр можливостей логiчного дизайну: рiзноманiтнi засоби опису проектiв з iСФрархiчною структурою, потужний логiчний синтез, компiляцiю з заданими часовими параметрами, розподiлення на пiдпрограми основного проекту, функцiональне i часове тестування (симуляцiю), тестування декiлькох взаСФмоповязаних властивостей, аналiз часових параметрiв системи, автоматичну локалiзацiю помилок, а також програмування i верифiкацiю помилок.
Вiдносно низьку популярнiсть даного iнтегрованого середовища серед вiтчизняних проектувальникiв можливо пояснити вiдсутнiстю детальноСЧ та СФмноСЧ документацiСЧ украСЧнською мовою про можливостi та властивостi MAX+PLUS II. Лiквiдацiю саме такого iнформацiйного браку i було взято автором за стратегiчну мету написання дипломноСЧ роботи.
Для спрощення розумiння читачем структурноСЧ органiзацiСЧ i функцiонального призначення додаткiв iнтегрованого середовища в роботi наведено генезис програмувальних логiчних iнтегральних схем, СЧх класифiкацiя, архiтектура, детально розписана процедура створення нового проекту i процес його компiляцiСЧ.
В дипломнiй роботi наведено приклади опису в iнтегрованому середовищi MAX+PLUS II всiх базових пристроСЧв мiкроелектронiки, як то:
- JK-тригера, D-тригера, RS-тригера;
- послiдовних регiстрiв зсуву, паралельних кiльцевих регiстра зсуву;
- лiчильникiв з крiзним переносом, асинхронних лiчильникiв, лiчильникiв вiднiмання, унiверсального лiчильника;
- шифраторiв, дешифраторiв, мультиплексорiв, демультиплексорiв (з використанням функцiй алгебри логiки i таблиць дiйсностi);
- суматорiв, вiднiмачiв.
1. Генезис програмувальних логiчних iнтегральних схем, СЧх класифiкацiя та архiтектура
РЖсторiя розвитку програмувальних логiчних iнтегральних схем (ПЛРЖС) або програмувальних логiчних пристроСЧв (ПЛП - Programmable Logic Devices - PLD) починаСФться з появи на початку 70-х рокiв програмувальних постiйних запамятовуючих пристроСЧв (ППЗП - Programmable Read Only Memory - PROM). Перший час програмувальнi постiйнi запамятовуючi пристроСЧ використовувалися винятково для збереження даних, пiзнiше СЧх стали застосовувати для реалiзацiСЧ логiчних функцiй. Однак, необхiднiсть приведення логiчних функцiй до завершеноСЧ дизюнктивноСЧ нормальноСЧ форми не дозволяло використовувати PROM для реалiзацiСЧ функцiй великих розмiрiв.
Спецiально для реалiзацiСЧ систем булСФвих функцiй (СБФ) великого числа змiнних були розробленi i з 1971 р. стали випускатися промисловiстю програмувальнi логiчнi матрицi (ПЛМ - Programmable Logic Arrays - PLAs). PLA дуже широко розповсюдженi в якостi унiверсальноСЧ елементноСЧ бази цифрових пристроСЧв, тому саме PLA можна вважати першими PLD.
Удосконалювання архiтектури PLA призвело до появи програмувальних матриць логiки (ПЛМ - Programmable Array Logics - PALs), що дотепер визначають найбiльш популярну архiтектуру PLD. Першi PAL були роз