Geum.ru

Курс: 2 Семестр: 4 Дисципліна вивчається з 1997 р. Кількість залікових кредитів (ects)

Вид материалаДокументы

Содержание


4 Структура залікових кредитів
Всього годин
Подобный материал:
1   2   3



4 СТРУКТУРА ЗАЛІКОВИХ КРЕДИТІВ


4.1 РОЗПОДІЛ ОБСЯГУ ЗМІСТОВНИХ МОДУЛІВ ЗА ВИДАМИ ЗАНЯТЬ


Заліков. кред
Змістов. мод.
Назва та зміст змістовного модулю
Розподіл часу за видами занять, год.
Рейт. оцінка

лк
лб
пз
срс




кз

І
1
Структура і зміст дисципліни, її зв'язок з іншими дисциплінами навчального плану










1






1.1 Основи теорії інформації та передавання сигналів. Характеристики електричних сигналів. Спектральний аналіз періодичних і неперіодичних сигналів.









2






1.2 Дискретизація і квантування безупинних сигналів. Теорема Котельникова. Методи модуляції імпульсних сигналів. Методи відновлення дискретних сигналів










2






1.3 Основи теорії інформації. Поняття ентропії та кількості інформації










2






2.1 Вирiвнювальні та імпульсні діоди, стабілітрони, діоди Шотки. Характеристики, параметри
1






1






2.2 Біполярні транзистори, характеристики, параметри
1






1






2.3 Польові транзистори, класифікація, характеристики, параметри.
1






1






2.4 Схеми вмикання біполярних та польових транзисторів
2



2
2






3.1 Світлодіоди, фотодіоди, фототранзистори, фототирістори
1






1






3.2 Оптоелектронні пари, оптоелектронні мікросхеми, пристрої з зарядовим зв’язком
1






2






4.1 Основи інтегральної комп’ютерної схемотехніки. Насичений і ненасичений інвертор на біполярному транзисторі. Методи підвищення швидкодії транзисторного інвертора.
1






2






4.2 Загальні відомості про технологію виготовлення інтегральних мікросхем









1






4.3 Алгебра логіки при аналізі та синтезі логічних схем









1






4.4 Позиційні й непозиційні системи числення. Прямий, зворотний і додатковий коди. Виконання арифметичних дій над двійковими числами.









1





Підсумок
8



2
20









2
5.1.Базовий логічний елемент ТТЛ. Швидкодіючий логічний елемент ТТЛШ
1






2






II



5.2 Базові логічні елементи ЕЗЛ, n-МОН і КМОН. Елементи з трьома стійкими станами на виході
1






1






5.3 Порівняльні характеристики серій логічних елементів. Система умовних позначень інтегральних мікросхем










1









6.1 Схемотехніка комбінаційних схем. Методи синтезу ЛКС. Функціональна повна система логічних елементів. Діаграми Вейча

1
4
2
2



5

6.2 Суматори. Гонки (змагання) і боротьба з ними. Мультіплексори, демультіплексори, дешифратори

1






2






7.1 Асинхронні та синхронні тригери : RS-, JK-, D-, T-

2






2






7.2. Лічильники: синхронні і асинхронні; двійкові, десяткові і з довільним коефіцієнтом ділення

1
4
2
2



5

7.3 Регістри: зсуву і паралельні. Кільцеві лічильники
1



2
2





Підсумок
8
8
6
14



10

ІІI
3
8.1 Формувачі та генератори імпульсів. Тригер Шмітта









1






8.2 Формувачі імпульсів, генератори імпульсів, одновібратори









1






8.3 Апаратна реалізація псевдовипадкових послідовностей









1






9.1 Аналогові інтегральні схеми. Операційні підсилювачі (ОП). Зворотні зв’язки в підсилювачах
1






1






9.2 Лінійні та нелінійні математичні перетворення аналогових сигналів. Блоки множення і ділення аналогових сигналів. Тригер Шмітта на ОП
1



2

КР1
2



10

9.3 Аналогові компаратори









1






9.4 Інтегральні таймери









1






10.1 Цифро-аналогові перетворювачі (ЦАП). Статичні та динамічні параметри ЦАП
1






1






10.2 Аналого-цифрові перетворювачі (АЦП). Статичні та динамічні параметри АЦП
1






1









11.1 Генерація випадкових послідовностей. Вибір фізичних датчиків шуму









1






11.2 Практична реалізація генераторів випадкових послідовностей









1






12.1 Джерела електроживлення ЕОМ. Характеристики, класифікація, функціональні схеми джерел вторинного електроживлення. Застосування інтегральних мікросхем у джерелах живлення
1






1






12.2 Джерела безперебійного електро-живлення
1






1






13.1 Класифікація напівпровідникових запам'ятовуючих пристроїв. Адресні та асоциативні ЗП

1






1






13.2 Статичні ОЗП. Динамічні ОЗП
0,5






1






13.3 Постійні ЗП, що програмуються, масочні, з ультрафіолетовим стиранням, флеш-ПЗУ
0,5






1






14.1 Логічні матриці, що програмуються (ПЛМ). Проектування комбінаційних схем на ПЛМ
1






1






14.2 Логічні матриці, що програмуються, з пам’ятью
1






1






14.3 Перспективи розвитку схемотехніки ЕОМ. Підвищення швидкодії, зменшення споживаної енергії. Оптоэлектрона, квантово-оптична схемотехніка ЕОМ. Функціональна мікросхемотехніка









1



Комп’ют тест


30
Підсумок
10



2
21



40
IV
4
Історія розвитку ЕОМ. Класифікація мікро-ЕОМ і мікропроцесорів

1






1






15.1 Однокриcталеві мікро-ЕОМ. 8-ми та 16-ти розрядні мікроконтролери фірми INTEL. Структура, програмна модель, система команд, організація пам'яті, периферійні модулі.

2
4
4

КР2
4



10

15.2 Мікроконтролери фірми ZILOG, MOТOROLA та інш, RISC-контролери.










2






16.1 Особливості архітектури МП i8086/i8088. Програмна модель МП i8086. Призначення регістрів процесора. Структура пам'яті й пристроїв вводу/ви-воду. Сегментація пам'яті. Концепція відкритої архітектури ПЕОМ IBM PC.

0,5






1






16.2 Особливості архітектури МП i80286. Програмна модель МП i80286. Структура пам'яті. Реальний і захищений режими адресації.

0,5






1






16.3 Мікропроцесор I80386 - основа 32-розрядних персональних ЕОМ. Архітектура мікропроцесорів 386+. Програмна модель мікропроцесорів: призначення і характеристики програмно доступних регістрів, організація пам'яті.
1






2






16.4 Базова система команд процесорів від I8086 до CORE. Типи даних. Методи адресації. Кодування методів адресації

2
4
2
4



5

17.1 Математичний сопроцессор x87: призначення, програмна модель, формати чисел із крапкою, що плаває
2
4
2

КР3
4



10

17.2 Система команд сопроцесорів х87. Команди ММХ, SSE, SSE-2.
2






2






18.1 Робота МП I80386 у захищеному режимі. Обчислення адреси в захищеному режимі. Використання сегментації в керуванні пам'яттю, механізми захисту. Сторінкова організація пам'яті. Апаратні засоби підтримки сторінкового методу організації пам'яті.
2






2






18.2 Архітектура ПЕОМ на базі МП 386+. Шини ПЕОМ. Структура чіпсетів. Рознімання розширення (слоти).
1






2






19.1 Пристрої головної пам'яті комп'ютера. Призначення, характеристики, типи. Структура мікросхем динамічних запам’я-товуючих пристроїв із довільною вибіркою (ДЗПДВ). КМОН-память у конфігурації комп'ютера. Постійні запам’ятовуючі пристрої (ПЗП). FLASH-пам’ть

0,5






1






19.2 Організація кеш-пам'яті. Архітектура кеш-пам'яті. Методи запису кеш-пам'яті.
0,5






1





Підсумок
14
12
8
26



25
V
5
20.1 Інтервальный таймер, що програму-ється: призначення, характеристики режими роботи. Програмування таймера.

1






2






20.2 Контролер переривань, що програмується (ПКП): призначення, характеристики, пріоритети переривань. Каскадування ПКП.

1



2
2






20.3 Послідовний і паралельний інтерфейси передачі даних. RS-232: LPT.

Сучасні послідовні інтерфейси USB, Fi-Wi та інш.
1






2






21.1 Архітектурні особливості процесора "PENTIUM": призначення, характеристики. Особливості клонів процесора PENTIUM

2






2






21.2 Процесори PENTIUM PRO, PENTIUM-2, PENTIUM-3, PENTIUM-4 та їхні клони.

1






2






22.3 Сучасні 64-х розрядні багатоядерні процесори х-86.
1






2






22.4 RISC-процесори. Сучасні процесори VLIW та інш.
1






2



Комп’ют тест

25

Підсумок
8



2
14



50

Всього годин
48
20
18
94



100