Рабочая программа и задание на курсовую работу для студентов III курса специальности 071900 "Информационные системы (железнодорожный транспорт)" Москва 1999

Вид материала

Содержание

Цели и задачи дисциплины
Схемотехника эвм введение
1. Микросхемы типа ттл, эсл, кмоп
2. Комбинационные устройства
3. Последовательностные устройства.
4. Запоминающие устройства
5. Функционально-логическое проектирование узлов и блоков вт
Примерный перечень тем практических занятий.
Примерный перечень лабораторных работ
Методические указания к основным разделам курсовой работы

Подобный материал:

МПС РОССИИ

Российский государственный открытыЙ

технический университет путей сообщения

Одобрено кафедрой Утверждено

"Вычислительная техника" Деканом факультета

Заведующий кафедрой АС и ВТ

___________(Горелик В.Ю.) _________(Шерстюк Ю.Л.)

”_____“ __________1999г ”_____“__________1999г

СХЕМОТЕХНИКА

Рабочая программа и задание на курсовую работу для студентов III курса специальности 071900 "Информационные системы (железнодорожный транспорт)"

Москва - 1999

Разработано на основании примерной учебной программы данной дисциплины, составленной в соответствии с государственными требованиями к минимуму содержания и уровню подготовки инженера по специальности 071900.

Составители: к.т.н., доц. Ермаков А.Е., ст. преп. Ермакова О.П.

Семестры 6, 7

Всего часов 54

Лекционные занятия 36 часов

Лабораторные занятия 10 часов

Практические занятия 8 часов

Самостоятельная работа 17 часов

Экзамен 7 семестр

Цели и задачи дисциплины

Целью дисциплины является обучение студентов специальности 071900 методам построения функциональных узлов и устройств технического обеспечения информационных систем (ИС), в том числе с использованием систем автоматизированного проектирования (САПР).

В результате изучения дисциплины студенты должны:

ЗНАТЬ современную элементную базу (СИС, БИС, СБИС, ПЛМ, БК, ПЛИС и др.); систему параметров и характеристики микросхем различного уровня интеграции; методы построения функциональных узлов и устройств технического обеспечения ИС, в том числе подсистемы полупроводниковой памяти; принципы автоматизации функционально-логического этапа проектирования цифровых узлов и устройств;
УМЕТЬ выбрать и обосновать элементную базу для построения того или иного узла ИС; спроектировать цифровой блок или устройство ИС; оценить риски сбоя в комбинационных и последовательностных устройствах; рассчитать основные технические характеристики разрабатываемого устройства.

Дисциплина связана с предшествующими дисциплинами: ”Дискретная математика“, “Электротехника и электроника“ и создает базу для изучения таких курсов как: “Организация ЭВМ и систем“, “Информационные сети“, ”Интерфейсы информационных систем“.

СХЕМОТЕХНИКА ЭВМ

ВВЕДЕНИЕ

В настоящее время все больше и больше стандартных узлов и блоков технического обеспечения ИС выполняются в виде БИС и СБИС. Не смотря на это, специализированные контроллеры, различные адаптеры и т. д., по-прежнему, проектируются на микросхемах средней степени интеграции (СИС) или на базовых матричных кристаллах (БК) или программируемых логических интегральных схемах (ПЛИС). Разработка таких узлов средств ВТ невозможна без знания принципов работы простейших схем, таких как, мультиплексоры, дешифраторы, триггеры, регистры, счетчики и т.д. Кроме этого, анализ работоспособности БИС и СБИС в целях диагностирования аппаратуры, также требует знание принципов функционирования простейших схем. Поэтому изучение современной элементной базы, методов построения функциональных узлов и блоков ВТ должно занимать важное место в подготовке инженеров по специальности 071900.

1. МИКРОСХЕМЫ ТИПА ТТЛ, ЭСЛ, КМОП

Классификация и основные параметры цифровых микросхем. Микросхемы типа ТТЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа ЭСЛ: схема базового элемента, входная, выходная и передаточная характеристики, модификации базового элемента, совместная работа в составе узлов и устройств. Микросхемы типа КМОП: схема базового элемента, входная, передаточная характеристика, понятие динамического тока потребления, совместная работа в составе узлов и устройств. Основные серии стандартных интегральных микросхем.

2. КОМБИНАЦИОННЫЕ УСТРОЙСТВА

Простейшие комбинационные устройства. Устройство, принцип работы и правили каскадирования дешифраторов, демультиплексоров, мультиплексоров, шифраторов, логических компараторов, схем контроля четности и нечетности. Схемы арифметических устройств: полный одноразрядный сумматор, многоразрядные сумматоры с последовательным и параллельным переносом, схемы ускоренного переноса, стандартные схемы АЛУ, матричные умножители.

3. ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА.

Классификация триггеров. Одно- и двухступенчатые триггеры. Триггеры с динамическим управлением. Триггерные устройства RS, D, Т, JK типа. Параллельные, последовательные и параллельно-последовательные регистры. Классификация счетчиков. Суммирующие и вычитающие счетчики. Счетчики с последовательным и параллельным переносом. Реверсивные счетчики. Счетчики с произвольным модулем счета.

4. ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Классификация запоминающих устройств. Основные понятия, термины и характеристики. Постоянные запоминающие устройства: структурная схема, принцип работы и устройство ячейки памяти, способы программирования микросхем ПЗУ, ППЗУ, РППЗУ, ЭСППЗУ. Оперативные запоминающие устройства: Структурная схема, временная диаграмма работы, электрическая схема ячейки памяти микросхем СОЗУ и ДОЗУ. Правила построения блоков памяти на основе стандартных БИС ЗУ.

5. ФУНКЦИОНАЛЬНО-ЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕ УЗЛОВ И БЛОКОВ ВТ

Способы согласования линий связи. Формирователи и распределители импульсов. Синхронизация в цифровых устройствах. Риски сбоя в комбинационных и последовательностных узлах и методы борьбы с ними. Особенности проектирования функциональных узлов на основе БК и ПЛИС. Автоматизация функционально-логического проектирования цифровых узлов с использованием САПР PCAD.

ПРИМЕРНЫЙ ПЕРЕЧЕНЬ ТЕМ ПРАКТИЧЕСКИХ ЗАНЯТИЙ.

Разработка комбинационных устройств с заданным законом функционирования.
Проектирование универсальных логических модулей на основе мультиплексоров.
Синтез двоичных счетчиков с произвольным коэффициентом пересчета.
Проектирование устройств синхронизации и генераторов тактовых сигналов.
Моделирование переходных процессов в цифровых функциональных узлах с использованием САПР pcad.

ПРИМЕРНЫЙ ПЕРЕЧЕНЬ ЛАБОРАТОРНЫХ РАБОТ

Исследование статических и динамических характеристик ТТЛ ИС.
Синтез и исследование комбинационных устройств.
Исследование работы триггеров JK- и D- типа.
Исследование работы формирователей импульсов.

ЛИТЕРАТУРА

ОСНОВНАЯ

Угрюмов Е.П. Проектирование элементов и узлов ЭВМ: Учеб. пособие для спец. ЭВМ вузов.- М.: Высш. шк., 1987.- 318 с.
Потемкин И.С. Функциональные узлы цифровой автоматики.-М.: Энергоатомиздат, 1988.- 320 с.
Алексенко А.Г., Шагурин И.И. Микросхемотехника: Учеб. пособие для вузов.- М.: Радио и связь, 1990.- 496 с.
Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник.- М.: Радио и связь, 1990.- 304 с.
Ермаков А.Е. Схемотехника ЭВМ. Учеб. пособие. - М.:РГОТУПС, 1997. - 89 с.

ДОПОЛНИТЕЛЬНАЯ
Шило В.Л. Популярные цифровые микросхемы: Справочник.-М.: Радио и связь, 1987.-352 с.
Петровский И.И., Прибыльский А.В. и др. Логические ИС КР1533, КР1554: Справочник.- М.:БИНОМ, 1993.
Применение интегральных микросхем памяти: Справочник/ А.А.Дерюгин, В.В.Цыркин и др.; Под ред. А.Ю.Гордонова, А.А.Дерюгина.- М.: Радио и связь, 1994.- 232 с.
Изделия электронной техники. Цифровые микросхемы. Микросхемы памяти. Микросхемы ЦАП и АЦП: Справочник/О.Н.Лебедев и др.; Под ред. А.И.Ладика и А.И.Сташкевича.- М.:Радио и связь, 1994.- 248 с.
Цифровые интегральные микросхемы: Справочник/ П.П.Мальцев, Н.С.Долидзе и др.- М.: Радио и связь, 1994.- 240 с.

ОБЩИЕ ТРЕБОВАНИЯ К КУРСОВОЙ РАБОТЕ

Цели и задачи проектирования

Курсовая работа выполняется в 6 семестре после изучения основного лекционного материала.

Каждый студент должен разработать блок памяти микропроцессорной системы в соответствии с индивидуальным заданием.

Задание на курсовое проектирование

Разработать блок памяти микропроцессорной системы.

Вариант задания определяется по трем последним цифрам учебного шифра студента в соответствии с табл. 1.1.

Таблица 1.1

Цифра	Серия	ОЗУ		ПЗУ
шифра	микросхем	Тип	Объем	Тип	Объем
0	155	К132РУ5А	12К*8	К556РТ20	20К*8
1	133	К132РУ9А	10К*8	К556РТ15	22К*8
2	158	К132РУ12А	40К*8	К556РТ12	10К*8
3	555	К132РУ13	40К*8	К556РТ13	10К*8
4	531	К537РУ6А	12К*8	К573РР21	20К*8
5	1531	К537РУ13	12К*8	К558РР23	20К*8
6	1533	К132РУ4А	3К*8	К573РФ2	40К*8
7	561	К541РУ2	10К*8	К556РТ18	40К*8
8	1554	К541РУ5	20К*8	К556РТ14	20К*8
9	1564	К537РУ8	40К*8	К1601РР33	20К*8

Примечания. 1. По последней цифре шифра определяется объем ПЗУ.

2. По предпоследней цифре определяется объем ОЗУ.

По третьей цифре - серия микросхем, используемых в качестве дешифраторов, буферов шины адреса и данных и т.д.

Режимы работы блока памяти определяются внешними управляющими сигналами MEMWR, MEMRD.

Для выполнения курсового проекта необходимо:

изучить рекомендуемую литературу и настоящие методические указания;
определить свой вариант задания;
составить карту памяти;
разработать электрическую схему блока памяти;
рассчитать электрические параметры разработанного блока, такие как: потребляемую мощность, максимальное время записи/считывания информации, входные и выходные токи по шинам адреса, данных и управления.

Объем и содержание курсовой работы

Курсовая работа состоит из пояснительной записки и графической части.

Пояснительная записка, объемом 10 - 15 страниц, должна включать:

Задание на проектирование и исходные данные.
Теоретический вопрос.
Описание принципа работы разрабатываемого блока, включающее функциональные схемы, временные диаграммы работы и т. д.
Расчет электрических параметров блока памяти.

Графическая часть должна содержать электрическую принципиальную схему блока памяти.

Графические материалы должны быть оформлены с соблюдением требований ЕСКД. Допускается выполнять чертежи электрических схем на миллиметровке.

МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ОСНОВНЫМ РАЗДЕЛАМ КУРСОВОЙ РАБОТЫ

Теоретический вопрос

В этой части проекта необходимо изложить особенности построения блоков памяти микропроцессорной системы.

Работу над данной частью проекта рекомендуется начать с изучения лекционного материала и учебной литературы [1...4]. Не следует переписывать вопрос целиком из каких-либо монографий или учебников. В тексте обязательно должны быть ссылки на используемые литературные источники.

Описание принципа работы блока памяти микропроцессорной системы

В МПС память и все остальные периферийные устройства подключены к микропроцессору (МП) посредством трех шин: шины данных (ШД), шины адреса (ША) и шины управления. При обращении к памяти МП выставляет по ША адрес ячейки памяти (ЯП), а по ШУ - сигнал MEMRD в цикле чтения памяти или MEMWR в цикле записи (рис. 2.1). Причем эти сигналы управления активно низкие и одновременно никогда не могут быть активными. В цикле чтения информация передается по ШД из памяти в МП, а в цикле записи - из МП в память. Если же к памяти обращения нет, то ее выходы должны быть отключены от ШД. Описанный алгоритм работы памяти реализовывается схемой управления, которая должна входить в состав разрабатываемого блока.

Память МПС обычно включает в себя ПЗУ, предназначенное для хранения программ, различных констант, табличных данных и т.д., и ОЗУ, которое используется для хранения промежуточных данных и массивов данных, поступающих с внешних устройств, организации стековой памяти и т.д. Область адресов ЯП ПЗУ, обычно, лежит начиная с нулевого до максимального, определяемого информационным объемом этого узла, следом за которыми располагаются адреса ЯП ОЗУ. Так как адреса ЯП ПЗУ и ОЗУ различаются только старшей частью, то в состав блока памяти должен входить узел, который автоматически должен определять к какому из блоков происходит обращение. Этот узел принято называть селектором адреса.

Таким образом в состав разрабатываемого блока памяти должны входить (рис. 2.2): блок ПЗУ, блок ОЗУ и селектор адреса.

Разработка электрических схем блоков ОЗУ, ПЗУ и селектора адреса

При проектировании блоков памяти очень часто необходимо обеспечить требуемую информационную емкость блока при заданной “ширине” выборки (разрядности шины данных) на микросхемах памяти, имеющих меньший информационный объем. Принципы построения блоков ОЗУ и ПЗУ рассмотрим на примере. Пусть необходимо разработать блок памяти, емкостью ОЗУ которого равна 2К*8 бит и ПЗУ такой же емкости, на ИС памяти К537РУ13 и К556РТ13, соответственно. Обе эти микросхемы имеют организацию 1К*8 бит. Электрические схемы этих блоков показаны на рис. 2.3 и рис. 2.4, соответственно. Анализируя электрические схемы этих блоков, можно сформулировать следующие формальные правила их построения:

1. Для увеличения “ширины” выборки необходимо объединить соответствующие адресные входы и входы управления микросхем памяти. Количество объединяемых таким образом микросхем будет равно

, (1)

где D - разрядность шины данных, D_i- количество выходов данных микросхемы памяти.

2. Для увеличения информационной емкости блока необходимо объединить соответствующие адресные входы и соответствующие выходы, а входы управления, такие как CS, OE, WR подключить к соответствующим выходам схемы управления. Если информационная емкость блока равна целой степени 2, то в качестве селектора адреса целесообразно использовать полный дешифратор с инверсными выходами. При этом его входы выборки подключают к старшим разрядам адреса (микросхемы D3 на рис. 2.2 и 2.4).

3. Для уменьшения емкостной нагрузки системной шины внутренние шины адреса и данных блоков рекомендуется подключать к ней через буферные формирователи (микросхемы D1, D2 и D9, D8). Причем шина данных в ОЗУ должна буферизироваться с помощью приемо/передатчиков.

Особенности проектирования селекторов адреса рассмотрим на примере. Пусть необходимо разработать селектор адреса для блока памяти, состоящего из ПЗУ, емкостью 5К*8, и блока ОЗУ такого же объема. В табл. 2.1 приведены двоичные коды адресов начала и конца областей ПЗУ и ОЗУ.

Таблица 2.1

А13	А12	А11	А10	А9	А8	А7	А6	А5	А4	А3	А2	А1	А0	Узел
0	0	0	0	0	0	0	0	0	0	0	0	0	0	ПЗУ

0	1	0	0	1	1	1	1	1	1	1	1	1	1	ПЗУ
0	1	0	1	0	0	0	0	0	0	0	0	0	0	ОЗУ
0	1	1	0	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	ОЗУ
0	1	1	1	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	ОЗУ
1	0	0	0	Х	Х	Х	Х	Х	Х	Х	Х	Х	Х	ОЗУ
1	0	0	1	1	1	1	1	1	1	1	1	1	1	ОЗУ

Как следует табл. 2.1 селектор адреса должен вырабатывать сигналы разрешения, которые будем называть AS0 и AS1, при обращении к ПЗУ и ОЗУ, соответственно. Причем эти сигналы - активно низкие. Кроме этого он должен запрещать обращение к блоку памяти, если сигналы MEMRD MEMWR - высокие. С учетом изложенного можно легко синтезировать схему селектора адреса на логических элементах, один из возможных вариантов которого показан на рис. 2.5.

Замечание. При составлении логических выражений, описывающих функционирование выходов селектора адреса, рекомендуется доопределить эти логические функции, принимая во внимание тот факт, что адреса более старшие, чем самый старший адрес ОЗУ не используются.

Расчет электрических параметров блока памяти

Методика расчета модулей памяти подробно изложена в [8, с. 71...75] на примере расчета электрических характеристик блока статического ОЗУ. Однако все формулы, приведенные в [8] справедливы и для блоков ПЗУ. В данном разделе остановимся на основных моментах расчета электрических параметров.

Одной из основных проблем, возникающих при проектировании блоков памяти, является согласование по электрическим параметрам входных и выходных цепей микросхем памяти, число которых может достигать нескольких десятков, со схемами управления и буферами данных. Максимально допустимое количество объединяемых входов К_I микросхем памяти определяется из того, что суммарные токи нагрузки для высокого и низкого уровней сигнала и емкостная нагрузка не должны превышать значений, допустимых для выхода буферного каскада, используемого в данной цепи:

, (2)

где I_OH , I_OL, C_OL - максимально допустимые значения токов нагрузки высокого и низкого уровней и емкости нагрузки буферного элемента, I_IH, I_IL, C_I- входные токи высокого и низкого уровней и емкость входов, С_М- емкость монтажа. Если в результате проверки условия (2) окажется, что число объединяемых входов больше, чем рассчитанное значение К_I, то необходимо разделить объединяемую цепь на несколько независимых, которые подключаются к выходам отдельных буферных элементов. Причем входы последних объединяются.

Максимально допустимое количество объединяемых выходов К_О определяется исходя из условия (3)

, (3)

где C_LMAX - максимально допустимая емкость нагрузки выхода, C_O- емкость выхода, C_I, N_IN - емкость и количество входов, подключенных к данному выходу, C_M - емкость монтажа. Если условие (3) не выполняется, то микросхемы памяти делят на группы. Выходы групп подключают ко входам передатчиков или приемопередатчиков, а полученные таким образом выходы объединяют с помощью логических элементов.

При расчете динамических параметров разработанного блока памяти следует учитывать тот факт, что времена задержек распространения сигнала, обычно указываются для емкости нагрузки C_L = 50 пФ. Типовое же значение максимально допустимой емкости нагрузки составляет 200 пФ. Если емкость нагрузки лежит в указанных пределах, то необходимо скорректировать значения времен задержек распространения сигналов в большую сторону из расчета: для ТТЛ микросхем среднего быстродействия - 0.07 нс/пФ, для КМОП микросхем - 0.3 ... 0.6 нс/пФ и для КМОП микросхем повышенного быстродействия - 0.15 ... 0.3 нс/пФ.

Мощность, потребляемая блоком памяти, (P_CC) определяется как сумма средних мощностей, потребляемых микросхемами памяти и логики, на которых реализованы схемы управления,

, (4)

где P_CC_П_i, P_CC_Л_j- средние мощности потребления микросхем памяти и логики, соответственно; N_П, N_Л- количество микросхем памяти и логики, соответственно.

Если мощность, потребляемая микросхемами памяти, в режимах обращения P_CC_П_O и хранения P_CC_ПХразная, то для режима хранения получим

. (5)

При расчете мощности, потребляемой микросхемами памяти в режиме обращения, следует учитывать тот факт, что в активном режиме находятся БИС только одного выбранного столбца матрицы памяти, а все остальные БИС памяти переведены в энергосберегающий режим. Тогда для этого режима работы блока памяти имеем

, (6)

где N_O- количество микросхем памяти в выбранном столбце.

В приложении приведены условные графические обозначения микросхем памяти и их основные электрические характеристики.

Приложение

Условное графическое обозначение микросхем статических ОЗУ

Таблица П1

Основные электрические параметры микросхем статических ОЗУ

Тип микросхемы	Емкость, бит	, нс	, нс	, мВт	, мВт
К132РУ4А	1К1	55	33	300	80
К132РУ5А	4К1	85	70	800	200
К132РУ9А	1К4	60	60	900	250
К132РУ12А	4К4	50	50	700	160
К132РУ13	4К4	55	50	900	200
К537РУ6А	4К1	340	220	40	0,25
К537РУ8	2К8	350	220	150	5
К537РУ13	1К4	120	120	350	0,2
К541РУ2	1К4	140	80	500	500
К541РУ5	1К8	60	55	550	550

Таблица П2

Основные электрические параметры микросхем ПЗУ

Тип микросхемы	Емкость, бит	, нс	, мВт	, мВт	Тип выхода
К556РТ12	1К4	60	740	740	ТТЛ-ОК
К556РТ13	1К4	60	740	740	ТТЛ-3
К556РТ14	2К4	60	740	740	ТТЛ-ОК
К556РТ15	2К4	60	740	740	ТТЛ-3
К556РТ18	2К8	60	900	900	ТТЛ-3
К556РТ20	1К8	40	900	900	ТТЛ-3
К558РР23	2К4	350	480	160	ТТЛ-3
К573РФ2	2К8	450	580	200	ТТЛ-3
К573РР21	1К8	350	620	300	ТТЛ-3
К1601РР33	2К4	1600	825	400	ТТЛ-3

Примечание. В таблицах П1 и П2 использованы следующие условные обозначения:

- время цикла обращения к памяти;

- время записи в память;

- время задержки распространения сигнала от входов адреса до выходов;

- мощность потребления в режиме обращения к памяти;

- мощность потребления в режиме хранения; ТТЛ-ОК - выход с открытым коллектором; ТТЛ-3 - выход с тремя состояниями.

Blog