Geum.ru

Республики Беларусь «24»

Вид материалаДокументы

Содержание


Раздел 1. АРИФМЕТИЧЕСКИЕ ОСНОВЫ ЦВМ
Тема 1.2. ФОРМЫ ПРЕДСТАВЛЕНИЯ ЧИСЕЛ И ИХ КОДИРОВАНИЕ
ПРИМЕРНЫЙ ПЕРЕЧЕНЬ ТЕМ Практических занятиЙ
Наименование тем практических занятий
Подобный материал:
1   2   3   4   5   6   7   8   9   ...   15

Раздел 1. АРИФМЕТИЧЕСКИЕ ОСНОВЫ ЦВМ




Тема 1.1. СИСТЕМЫ СЧИСЛЕНИЯ

Преобразование чисел из одной позиционной системы счисления в другую.


Тема 1.2. ФОРМЫ ПРЕДСТАВЛЕНИЯ ЧИСЕЛ И ИХ КОДИРОВАНИЕ

1.2.1. Кодирование двоичных чисел со знаком: прямой, дополнительный и обратный коды. Представление чисел с фиксированной и плавающей запятой.

1.2.2. Двоично-кодированное представление десятичных чисел. Представление символьной информации, форматы данных .


Тема 1.3. Выполнение сложения и вычитания в форме

с фиксированной запятой

1.3.1. Алгебраическое сложение в обратном и дополнительном кодах двоичных чисел, представленных в форме с фиксированной запятой на двоичных сумматорах .

1.3.2. Методы обнаружения переполнения разрядной сетки. Погрешности выполнения арифметических операций, погрешности округления.

Тема 1.4. Выполнение умножения и деления в форме с фиксированной запятой

1.4.1. Умножение в прямом коде двоичных чисел, представленных в форме с фиксированной запятой на двоичных сумматорах. 4 метода умножения.

1.4.2. Деление (без восстановления и с восстановлением остатка) двоичных чисел, представленных в форме с фиксированной запятой на двоичных сумматорах.


Тема 1.5. Двоичная арифметика с плавающей запятой. Десятичная арифметика на двоичных сумматорах


Раздел 2. Логические основы ЦВМ


Тема 2.1. Основные понятия алгебры логики

2.1.1. Двоичные переменные и логические функции, булева алгебра.

2.1.2. Основные законы, аксиомы (тождества) алгебры логики.

2.1.3. Представление и формы булевых функций. Аналитическое, числовое и геометрическое представление функций алгебры логики (ФАЛ). Дизъюнктивные и конъюнктивные нормальные формы ФАЛ (ДНФ, КНФ). Совершенные ДНФ, КНФ (СДНФ, СКНФ). Понятия: терм, ранг, терма, макстерм, минтерм. Способы преобразования нормальных форм (НФ) в совершенные (СНФ): получение СДНФ и СКНФ по таблице истинности и из произвольной аналитической записи ФАЛ. Правило развертывания.

2.1.4. Системы ФАЛ (теорема Жегалкина, классы функций). Функционально-полные системы логических функций. Теорема Поста -Яблонского.


Тема 2.2. Минимизация логических функций

2.2.1. Основные понятия: импликанта, имплицента; существенные, лишние первичные импликанты, r-мерные кубы, сокращенные ДНФ (СДНФ), тупиковые ДНФ, минимальные ДНФ. Этап факторизации.

2.2.2. Минимизация булевых функций методом Квайна.

2.2.3. Минимизация булевых функций методом Квайна – Мак-Класки.

2.2.4. Минимизация булевых функций с помощью карт Карно (диаграмм Вейча).

2.2.5. Минимизация систем ФАЛ с помощью карт Карно.


Раздел 3. Двоичные триггеры


Тема 3.1. Классификация. Способы задания функционирования триггеров


Тема 3.2. Логическая структура, обозначения, характеристическое урАвнение, графы RS, - триггеров. Предельный динамический режим асинхронных RS, - триггеров

Тема 3.3. Триггеры D, DV со статическим и динамическим синхронизирующим входом


Тема 3.4. JK-, T-триггеры. Синтез произвольных триггерных структур на базе D-триггера с динамическим синхронизирующим входом


Раздел 4. Цифровые автоматы


Тема 4.1. Введение в теорию автоматов

Абстрактные автоматы Мили и Мура. Способы задания работы автоматов. Комбинационная схема. Структурный автомат.


Тема 4.2. Синтез цифровых автоматов

4.2.1. Сокращение состояний автомата, кодирования состояний, входных и выходных сигналов.

4.2.2. Минимизация функций возбуждения триггеров и функций выходов автомата. Реализация этих функций в заданном базисе.

4.2.3. Синхронизация автомата. Функциональная схема автомата и временная диаграмма работы .


Тема 4.3. Асинхронные автоматы

4.3.1. Гонки, циклы, противогоночное кодирование.

4.3.2. Синтез асинхронных автоматов с тремя и четырьмя состояниями.


Раздел 5. Контроль работы цифровых автоматов


Тема 5.1. Основные понятия теории кодирования

Невзвешенные коды, циклические коды, код Грея, систематический код и др. Вес кодовой комбинации, минимальное кодовое расстояние. Коды, обнаруживающие ошибки, исправляющие ошибки. Кодирование по методу четности-нечетности.


Тема 5.2. Коды Хэмминга


Тема 5.3. Контроль по модулю

ыбор модуля для контроля. Контроль логических операций.


Тема 5.4. Контроль арифметических операций, арифметические коды


Раздел 6. Комбинационные функциональные узлы


Тема 6.1. Дешифраторы

6.1.1. Дешифраторы двоичные, многоступенчатые, каскадные. Оценка сложности схем по Квайну .

6.1.2. Дешифраторы двоично-десятичные, для семисегментных индикаторов. Реализация логических функций на базе дешифраторов. Примеры условных графических обозначений и таблиц истинности дешифраторов различных серий.


Тема 6.2. Демультиплексоры, шифраторы


Тема 6.3. Преобразователи кодов


Тема 6.4. Мультиплексоры

6.4.1. Способы наращивания каналов: каскадный, параллельный, параллельно-последовательный. Сдвигатели информации на мультиплексорах.

6.4.2. Реализация булевых функций на мультиплексорах.

6.4.3. Примеры ИМС мультиплексоров. Синтез произвольных триггерных структур с применением мультиплексоров .


Тема 6.5. Схемы сравнения


Тема 6.6. Схемы свертки по модулю 2


Тема 6.7. Сумматоры, АЛУ

6.7.1. Полусумматор, полный одноразрядный сумматор. Синтез комбинационного сумматора.

6.7.2. Многоразрядные сумматоры. Виды переносов. Десятичный сумматор.

6.7.3. АЛУ КР1533ИП3. Схема ускоренного переноса КР1533ИП4.

6.7.4. Сумматоры по заданному модулю.


Тема 6.8. Двоичные умножители


Тема 6.9. Компоненты цифровых систем

6.9.1. Компоненты согласования уровней сигналов.

6.9.2. Компоненты отображения цифровой информации.

6.9.3. Приемопередатчики.


Раздел 7. Последовательностные схемы


Тема 7.1. Регистры

7.1.1.Параллельный, последовательный, параллельно-последовательный приемы информации. Регистры сдвига. Кольцевой регистр.

7.1.2. Счетчики и генераторы последовательностей на сдвиговом регистре.Выполнение операций: логических, сдвига, инверсии кода при передаче с регистра на регистр.

7.1.3. Счетчик Джонсона на регистре.


Тема 7.2. Счетчики и пересчетные устройства

7.2.1. Счетчики синхронные, асинхронные, суммирующие, вычитающие. Методы организации межразрядных переносов.

7.2.2. Реверсивные счетчики с изменяемым направлением счета, с входами прямого и обратного счета. Исключение состязаний. Методы изменения модуля счета.

7.2.3. Синтез счетчиков и пересчетных устройств.


Раздел 8. ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ памяти


Тема 8.1. Классификация ЗАПОМИНАЮЩИХ УСТРОЙСТВ (ЗУ)

Основные параметры ЗУ. Структурные схемы БИС ОЗУ, ППЗУ, РПЗУ. ЗУ с однокоординатной, двухкоординатной выборками.

Тема 8.2. Типовые временные диаграммы БИС ОЗУ, ППЗУ, РПЗУ. Схемотехника статических ЗУ


Тема 8.3. Динамические ЗУ


Раздел 9. Программируемые логические интегральные схемы (ПЛИС)


Тема 9.1. Классификация ПЛИС

История развития, особенности терминологии программируемой логики. Основные свойства программируемых логических устройств (ПЛУ).


Тема 9.2. Основные архитектуры ПЛИС


Тема 9.3. Методика проектирования цифровых устройств на ПЛУ


Раздел 10. Структурная и функциональная организация ЭВМ

Тема 10.1. Структура и принцип функционирования ЭВМ

10.1.1. Принцип программного управления. Архитектурные принципы фон Неймана. Состав ЭВМ: процессор (АЛУ, регистры, устройство управления), память, устройства ввода-вывода. Аппаратные средства и программное обеспечение ЭВМ, их взаимосвязь. Понятие организации и архитектуры.

10.1.2. Модульный принцип построения ЭВМ. Типовые структуры ЭВМ. Характеристики и классификация ЭВМ. Микропроцессор и микропроцессорная система. МикроЭВМ. Однокристальная микроЭВМ. Программируемый микроконтроллер. Микропроцессорный комплект (семейство) БИС. Микропроцессорные средства.


Тема 10.2. Основные типы архитектур ЭВМ

Фон-неймановская (принстонская) и гарвардская архитектуры. Ор- ганизация пространств памяти и ввода-вывода.


Тема 10.3. Системная магистраль ЭВМ

Стандартная структура магистрали. Шина данных. Шина адреса. Шина управления. Трехшинная магистраль с раздельными шинами передачи адреса и данных. Совмещение шины адреса и шины данных. Шина адреса/данных. Двухшинная магистраль с совмещенными шинами передачи адреса и данных. Циклы обращения к магистрали (циклы шин). Организация обращения к магистрали с синхронным и асинхронным доступом.


Тема 10.4. Структурная и функциональная организация процессора

10.4.1. Структура процессора: операционный блок (блок регистров, АЛУ), интерфейсный блок, устройство управления. Структура и типы машинных команд. Способы адресации данных.

10.4.2. Алгоритм работы процессора. Командный цикл.

10.4.3. Функциональная организация процессора


Тема 10.5. Организация подсистемы ввода/вывода

10.5.1. Подсистема ввода/вывода. Контроллер устройства ввода/вывода. Способы организации передачи данных. Программно-управляемый ввод/вывод. Прямой доступ к памяти.

10.5.2. Организация прерываний в ЭВМ. Понятие прерывания процессора. Организация прерываний с программным опросом готовности. Радиальная и векторная системы прерываний.

Тема 10.6. Организация подсистемы памяти

Функции памяти. Иерархическая структура памяти. Основная память. Кэш-память. Внешняя память. Основные характеристики ЗУ. Классификация устройств памяти. ЗУ с произвольным доступом. Ассоциативная память. Стековая память.

ПРИМЕРНЫЙ ПЕРЕЧЕНЬ ТЕМ Практических занятиЙ

(50 часов)



№ п/п

Наименование тем практических занятий

Часы

1

2

3

1
Переводы чисел из одних ПСС в другие. Булевы функции двух переменных. Построение временных диаграмм логических схем
2

2
Минимизация ФАЛ с помощью карт Карно
2

3
Минимизация системы ФАЛ с помощью карт Карно
1

4
Минимизация ФАЛ методами Квайна, Квайна-Мак-Класки
2

5
Триггеры
2

6
Синтез синхронных цифровых автоматов
2