Республики Беларусь «24»
| Вид материала | Документы |
- В перечень банков Республики Беларусь, имеющих право обязываться по векселю, утверждаемый, 419.3kb.
- Республики Беларусь 15 августа 2006, 202.35kb.
- Одобрен Советом Республики 8 февраля 1999 года общая часть глава 1 общие положения, 799.65kb.
- Об утверждении Инструкции о порядке взаимодействия государственных органов, ответственных, 157.85kb.
- Республики Беларусь «Об органах внутренних дел Республики Беларусь», 9.85kb.
- Конституции Республики Беларусь Совет Республики Национального собрания Республики, 11.32kb.
- Конституции Республики Беларусь Совет Республики Национального собрания Республики, 11.74kb.
- Совета Министров Республики Беларусь от 31 октября 2001 г. N 1592 "Вопросы Министерства, 1509.5kb.
- Постановление государственного комитета по авиации республики беларусь, 78.75kb.
- Конституции Республики Беларусь Совет Республики Национального собрания Республики, 13.86kb.
Утверждена
УМО вузов Республики Беларусь
по образованию в области информатики и
радиоэлектроники
« 03 » июня 2003 г.
Регистрационный № ТД-40-036/тип.
ЯЗЫКИ ОПИСАНИЯ СТРУКТУР ЭЛЕКТРОННЫХ
ВЫЧИСЛИТЕЛЬНЫХ СРЕДСТВ
Учебная программа для высших учебных заведений
по специальности I-40 02 02 Электронные вычислительные средства
Согласована с Учебно-методическим управлением БГУИР
« 28 » мая 2003 г.
Составители:
П.Н. Бибило, заведующий лабораторией логического проектирования Государственного научного учреждения «Институт технической кибернетики» Национальной академии наук Беларуси, профессор, доктор технических наук;
А.Е. Аношенко, доцент кафедры электронно - вычислительных средств Учреждения образования «Белорусский государственный университет информатики и радиоэлектроники»;
А.В. Станкевич, доцент кафедры электронно - вычислительных средств Учреждения образования «Белорусский государственный университет информатики и радиоэлектроники», кандидат технических наук
Рецензенты:
С.Н. Анкуда, проректор по производственному обучению и научной работе Учреждения образования «Минский государственный высший радиотехнический колледж», доцент;
Кафедра информатики Учреждения образования «Минский государственный высший радиотехнический колледж» (протокол № 10 от 29.05.2003 г.)
Рекомендована к утверждению в качестве типовой:
Кафедрой электронно - вычислительных средств Учреждения образования «Белорусский государственный университет информатики и радиоэлектроники» (протокол № 9 от 29.05.2000 г.);
Научно-методическим советом по направлению I-40 Вычислительная техника УМО вузов Республики Беларусь по образованию в области информатики и радиоэлектроники (протокол № 4 от 15.01.2003 г.)
Действует до утверждения образовательного стандарта по специальности
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА
Программа «Языки описания структур электронных вычислительных средств» разработана для специальности I-40 02 02 Электронные вычислительные средства высших учебных заведений.
Целью дисциплины является изучение языков описания и моделирования цифровых систем.
В результате изучения дисциплины студенты должны:
иметь представление:
– о современных языках описания аппаратуры проектируемых цифровых систем;
– о месте языков описания структур электрических вычислительных средств в системах автоматизированного проектирования;
знать:
– язык описания аппаратуры VHDL;
– VHDL-модели типовых схем и алгоритмов;
уметь использовать:
– язык VHDL для описания проектируемых цифровых систем;
– язык VHDL для моделирования цифровой аппаратуры;
владеть:
– практическими навыками использования языка VHDL при разработке цифровых схем;
– методами синтеза цифровых устройств на базе программируемых логических интегральных схем.
Программа рассчитана на объем 200 учебных часов, в том числе аудиторных 85. Примерное распределение учебных часов по видам занятий: лекций – 50 часов, лабораторных работ – 35 часов.
СОДЕРЖАНИЕ ДИСЦИПЛИНЫ
Введение
Цели и задачи дисциплины, ее взаимосвязь с другими дисциплинами специальности. Содержание дисциплины и объем в часах. Базовые термины и определения. Обзор современных языков описания структур и аппаратуры электронных вычислительных средств.
Раздел 1. Язык проектирования VHDL
Тема 1.1. Проект цифровой системы. Объекты проекта (описание интерфейса, архитектурные тела)
Описание объекта проекта. Описание интерфейса, описание архитектурного тела. Иерархия описания проекта. Дерево проекта.
Тема 1.2. Лексические элементы и типы данных языка VHDL
Лексические элементы. Разделители. Комментарии. Идентификаторы. Ключевые слова. Литералы. Классификация типов. Логические, арифметические, символьные типы. Перечислимые типы. Массивы. Записи.
Тема 1.3. Операции языка VHDL
Классификация операций. Логические операции. Арифметические операции. Операции сдвига. Операция конкатенации.
Тема 1.4. Классы объектов. Декларации объектов
Константы. Сигналы. Переменные. Декларации констант, сигналов, переменных.
Тема 1.5. Атрибуты
Предопределенные атрибуты. Атрибуты сигналов, типов. Атрибуты, определенные пользователем.
Тема 1.6. Сигналы
Сигналы и логические схемы. Параллельность сигналов. Различия сигналов, переменных, констант. Глобальные сигналы.
Тема 1.7. Дельта-задержки сигналов
Событийное моделирование. Выполняющиеся, активные, приостановленные процессы. Моделирование с нулевыми задержками элементов схем. Понятие дельта-задержки. Отложенные процессы.
Тема 1.8. Последовательные операторы
Оператор присваивания значения переменной. Оператор назначения сигнала. Операторы if, case, loop, next, exit, null, procedure call, return, assert. Три случая оператора ожидания (wait).
Тема 1.9. Параллельные операторы
Оператор параллельного сообщения, параллельного вызова процедуры. Оператор условного назначения сигнала, выборочного назначения сигнала, создания экземпляра компонента, блока.
Тема 1.10. Оператор генерации систолических структур
Способ «for» и способ «if» задания оператора generate. Примеры структур, получаемых с помощью оператора generate.
Тема 1.11. Процессы
Оператор процесса. Отложенные процессы. Декларации в процессах.
Тема 1.12. Функции
Общий вид оператора декларации функции. Примеры функций преобразования типов.
Тема 1.13. Процедуры
Общий вид оператора декларации процедуры и оператора вызова процедуры. Примеры процедур.
Тема 1.14. Пакеты
Пакет, тело пакета. Использование пакетов в системах моделирования и синтеза.
Тема 1.15. Конфигурации. Стили VHDL-описаний
Назначение конфигураций. Оператор конфигурации. Стили VHDL-описаний: процедурный, структурный, поток данных.
Тема 1.16. Библиотеки
Использование библиотек в системах моделирования и синтеза. Видимость сигналов.
Тема 1.17. Разрешающие функции. Многозначная логика
Описание сигналов в электронных схемах. Описание монтажной логики с помощью разрешающей функции.
Тема 1.18. Пакет std_logic_1164
Девятизначный алфавит моделирования. Логические операции над сигналами из данного алфавита. Неопределенное состояние как источник оптимизации логической схемы.
Раздел 2. VHDL-модели типовых схем и алгоритмов
Тема 2.1. Описание схем комбинационной логики
Задание функционирования комбинационных схем с помощью таблиц истинности и логических выражений.
Тема 2.2. Описание систем ДНФ, описание ПЛМ
Стиль «поток данных» в описании программируемых логических матриц (ПЛМ). Описание ПЛМ с помощью троичных матриц (матричных констант).
Тема 2.3. Описание диаграмм двоичного выбора
Бинарные программы и сети в базисе мультиплексоров. Дерево разложения Шеннона. Различные формы описания диаграмм двоичного выбора.
Тема 2.4. Описание сумматоров
Различные способы описания сумматоров с последовательным переносом.
Тема 2.5. Описание мультиплексоров, дешифраторов
Описание мультиплексоров и дешифраторов произвольной размерности на алгоритмическом уровне.
Тема 2.6. Описание регистров
Описание регистра D-триггеров разрядности n. Параллельный регистр. Сдвиговый регистр.
Тема 2.7. Описание алгоритмов поведения конечных автоматов
Конечный автомат как совокупность двух параллельных процессов. Особенности описания микропрограммных автоматов. Автомат Мура, автомат Мили.
Тема 2.8. Описание схем конечных автоматов
Схема автомата как сеть комбинационной части и регистра триггеров.
Тема 2.9. Способы описания функционирования микропроцессоров
Описание микропроцессора на уровне команд. Описание функций микропроцессора с учетом структуры микропроцессора.
Раздел 3. Синтезируемое подмножество языка VHDL
Тема 3.1. Высокоуровневый и логический синтез
Задачи, решаемые на этапе высокоуровневого синтеза. Компилятивный подход к высокоуровневому синтезу. Генерируемые модули. Задачи логического синтеза. Этапы синтеза: оптимизация и технологическое отображение.
Тема 3.2. Кодирование логических данных при синтезе
Кодирование типов bit, bit_vector, std_logic, std_logic_vector. Кодирование символьных данных, записей.
Тема 3.3. Кодирование численных данных при синтезе
Кодирование целых (положительных и отрицательных чисел), кодирование элементов массивов.
Тема 3.4. Синтезируемые и несинтезируемые операторы
и конструкции
Синтезируемые логические и арифметические операторы. Несинтезируемые операции вещественной арифметики. Несинтезируемые конструкции. Особенности реализаций операций ожидания, особенности реализации процессов и операторов генерации систолических структур.
Тема 3.5. Управление синтезом
Использование конфигураций, использование «черных ящиков», смена стилей описания.