О. Л. Нечипорук „
| Вид материала | Реферат |
Рисунок 1.2 — Приклад використання контролера МРС860
Контролер МРС860Т має архітектуру QUICC, до якої додана підтримка МАС-рівня 10/100 Мбіт/с Ethernet-протоколу. Контролер орієнтований на роботу у мережах Fast Ethernet. На рис. 1.3 показана можливість використання контролера МРС680Т у мережах з різними протоколами.
Рисунок 1.3 — Приклад використання контролера МРС860Т
1.2.2 Підтримка протоколів АТМ
Контролер МРС8260 Power QUICC II (рис. 1.4) має двопроцесорну архітектуру: ядро Power PC та комунікаційний процесорний модуль CMP, що дає змогу звільнити CPU від вирішення периферійних задач, виконуваних комунікаційним модулем. СРМ працює на частоті 133 МГц та забезпечує швидкість передачі 710 Мбіт/с. Швидкісні канали FCC дозволяють організувати роботу з 45 Мбіт/с HDLC-протоколом, 10/100 Мбіт/с Ethernet-протоколом, 153 Мбіт/с ATM SAR протоколом. Контролер МР8260 підтримує:
– вісім TDM-інтерфейсів (Т1/Е1) або два TDM порти, які працюють з Т3/Е3;
– три МІІ-інтерфейси;
–два master/slave порти UTOPIA (рівня 2), які підтримують інтерфейс multi-PHX. Один порт може працювати з 8/16 бітними даними.
Контролер MSC8101 – відноситься до першого процесора DSP, побудованого на базі ядра Star CoreТ-140 (рис. 1.5). Об’єднання в одній мікросхемі високопродуктивного DSP-ядра та високошвидкісного комунікаційного RISC-контролера дало можливість використання процесора у комутованих мережах з потоками інформації реального часу (мова, відео). Наявність вбудованого програмованого 32-бітного RISC CPM контролера дозволяє реалізувати різні комунікаційні протоколи і підмикатися до каналів передавання пакетів АТМ, Fast Ethernet, E1/T1, E3/T3, CPM-модуль побудований на ядрі Power QUICCT II і підтримує роботу з 155 Мбіт/с АТМ-інтерфейсом, 10/100 Мбіт/с Ethernet-інтерфейсом, підтримує одночасно до чотирьох Е1/Т1 інтерфейсів або одного Е3/Т3-інтерфейсу та одного Е1/Т1 HDLC-інтерфейсу, або 256 TDM-каналів.
У додатку Б наведено більш повний огляд комунікаційних контролерів фірми Motorola.
Рисунок 1.4 — Структура контролера МРС8260
Рисунок 1.5 — Внутрішня структура процесора MSC8101
1.3 Розробка алгоритмів реалізації мостів
на мікропроцесорах фірми Motorola
1.3.1 Реалізація мосту Ethernet-BRI ISDN на основі контролера MPC860EN
1.3.1.1 Структурна схема мосту
Контролер MPC860EN не підтримує QMC-протокол, а BRI ISDN-протокол потребує обробки трьох каналів (2B+D). Для обробки трьох каналів треба використати три SCC контролери (SCC2, SCC3, SCC4), об’єднавши їх у мультиплексованому режимі. Контролер SCC1 використовується для мережі Ethernet, а SMC-контролер, який працює за протоколом UART або Transparent – для передавання даних на термінал комп’ютера контролю. Контролери SCCI та SMC2 налаштовані на NMSI-режим роботи. Порт SPI використовується для налаштовування режимів роботи мікросхеми ISDN-передавача S/T Transceiver MC145574. Структурна схема мосту показана на рис. 1.6.
Рисунок1.6 — Приклад реалізації мосту Ethernet-BRI ISDN на основі контролера MPC860EN
1.3.1.2 Канали SCC та SMC
Кожний канал SCC та SМC має власні зовнішні контакти і може працювати незалежно від інших.
Кожний SCC канал у режимі NMSI підтримує такі сигнали: TXD, RXD, TCLK, RCLK,
, 
, 
. Підтримку додаткових сигналів DSR та DTD можна запрограмувати додатково через порти введення/виведення. У СРМ канали SMC мають також чотири зовнішні контакти: SMTXD, SMDXD, CLK та 
. У режимі NMSI у СМР кожний канал може тактуватись від 8 зовнішніх джерел тактових сигналів, або від 4 вбудованих генераторів швидкості передавання BRG. У CPU джерелами тактових сигналів може бути 1 зовнішнє джерело, або 3 вбудованих генератори, кожний з яких є закріплений за своїм каналом SCC.При сумісній роботі кількох каналів взагалі у комунікаційних контролерах можлива будь-яка комбінація режимів роботи з мультиплексуванням або без нього для кожного з каналів.
1.3.1.3 Налаштовування послідовного інтерфейсу
Роботу фізичного інтерфейса SI у немультиплексованому режимі визначає 32-розрядний регістр SIMODE (рис. 1.7). Біти SMC1 та SMC2 визначають режим роботи відповідних каналів керування SMC1 та SMC2 (0 – режим NMSI, 1 – режим TSA). При роботі каналів у немультиплексованому режимі біти SMC1CS та SMC2CS визначають джерело тактування для обраного каналу керування, наприклад, при комбінації 000 канал тактується від генератора BRG1. Канали SMC можуть мати незалежні джерела тактування, але завжди приймач та передавач одного каналу використовують одну частоту синхронізації.
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| SMC2 | SMC2CS | SDMb | RFSDb | DSCb | CRTb | STZb | CEb | FEb | GMb | TFSDb | |||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| SMC1 | SMC1CS | SDMa | RFSDa | DSCa | CRTa | STZa | CEa | Fea | Gma | TFSDa | |||||
Рисунок 1.7 — Формат регістра налагодження режимів роботи послідовного інтерфейсу
SIMODE в контролері МРС860
При значенні бітів SMC1CS або SMC2CS, який дорівнює 100, для каналу SMC1 реалізується тактування від зовнішнього генератора через CLK1, а для каналу SMC2 тактування відбувається від зовнішнього генератора CLK5 тощо.
У всіх комунікаційних контролерах інтерфейс SI підтримує режими контролю апаратури передавача та приймача. Біти SDMa та SDMb визначають режим контролю для каналів TDMa та TDMb. Наприклад, при значенні бітів SDMa або SDMb 11 виконується режим “циклічний контроль”.
У модулі СРМ є можливість роботи з підвищеною частотою синхронізації, тому що деякі TDM-канали потребують, щоб на кожний бітовий інтервал приходилось по 2 періоди тактового сигналу. Біти DSCa та DSCb регістра SIMODE, якщо вони встановлені у 1, визначають для свого каналу TDMa,b режим роботи з подвійною частотою.
Біти RFSDa RFSDb, TFSDa та TFSDb визначають кількість тактів затримки при передачі/прийомі на вибраному каналі TDMa або TDMb. Наприклад, при значенні бітів RSDa,b00 затримок немає.
Значення бітів CEa та CEb визначають напрямок перепаду тактового сигналу CLK, по якому виконуються операції з даними на каналах TDMa та TDMb. Якщо біт дорівнює 0, то на обраному TDMx-каналі дані передаються по позитивному перепаду тактового сигналу та зчитуються по негативному. Такий режим обробки даних використовується при роботі з IDL- та GCI-інтерфейсами. Якщо біт дорівнює 1 – то навпаки.
TDM-канал при роботі може підтримувати механізм запитів на передачу по D-каналу. Біти GMa та GMb визначають, для якого фізичного GCI (біт дорівнює 0) або IDL (біт дорівнює 1) буде включено цей механізм. У нашому випадку біт GMa та біт GMb дорівнюватиме 1.
Біти
та STZ своїми значеннями керують GCI-активацією даного TDM-каналу і у нашому випадку не використовуються.Біти СRTa та СRTb можуть використовуватись для керування подачею синхросигналів (СRTа,b = 1) зі входа L1RSYNC і у нашому випадку не застосовуються.
1.3.1.4 Налаштовування IDL-інтерфейсу
IDL-інтерфейс — повнодуплексний ISDN-інтерфейс, призначений для підключення мережних пристроїв до комунікаційного контролера. Для виходу на S/T інтерфейс потрібно додатково підмикати на виводах контролера спеціальний S/T трасівер, наприклад, Motorola MC 145574.
Контролер МРС860 підтримує всі канали IDL-протоколу у режимах роботи basic ISDN та primary ISDN. Комунікаційні контролери можуть працювати тільки як пасивні (slave) ISDN-пристрої, тому тактова частота повинна поступати від пристроя зовнішнього по відношенню до контролера та активного (master) пристрою. Контролер МРС860 підтримує повнодуплексний режим обміну та має незалежні лінії прийому та передавання даних. Ті ж самі сигнали тактової частоти та стробу кадру використовуються для приймача та передавача. СРМ може обробляти IDL-протокол одночасно на двох TDM-каналах, причому кожний канал може мати свої сигнали синхронізації та стробування.
СРМ підтримує та виявляє кожний IDL-канал та забезпечує вихідні стробуючі сигнали для керування пристроями, які не підтримують IDL-інтерфейс.
СРМ підтримує два різновиди IDL-кадрів: 8—бітний та 10-бітний. Різниця є тільки у порядку передавання бітів всередині кадру. Загальна ж довжина IDL-кадру постійна та дорівнює 20 бітам. Функціональне призначення полів в обох типах кадрів співпадає.
Кожний біт 20-бітного IDL-кадру програмується користувачем у TDM як окремий бітовий часовий канал зі швидкістю передавання даних 8 Кбіт/с, призначений для роботи зі своїм SCC- або SMC-контролером. При роботі з таким бітовим каналом може виникнути необхідність виробляння спеціальних стробуючих сигналів (при прийомі або передачі цього біту), для зовнішніх пристроїв, які не підтримують ISDN-інтерфейс.
20-бітний IDL-кадр — це об’єднання від 1 до 20 різних каналів, кожний з яких може оброблюватися своїм SCC- або SMC-контролером. Налаштування на конкретний режим роботи реалізується шляхом програмування пам’яті маршрутизації SI RAM.
СРМ-контролер підтримує режим роботи з primary IDL-протоколом, причому IDL-кадр складається з 4 восьмибітних часових каналів даних. Програмується прийом більш ніж одного часового каналу на один високошвидкісний SCC-контролер, а також забезпечується вироблення зовнішніх стробуючих імпульсів при передаванні/прийомі кожного часового каналу. Зазвичай можлива реалізація 32 віртуальних каналів (4 канали у IDL-кадрі по 8 біт кожний). Кожний з каналів має розмір 1 біт, є незалежним В-каналом та адресований своєму SCC-контролеру.
Налаштовування режимів роботи SCC-каналів МРС860 описано у додатку В.
1.3.2 Розробка алгоритму програмування ДП-ОЗП для реалізації протоколу Ethernet, HDLC, SS#7, “прозорого”
1 Оскільки протокол Ethernet підтримується мікропрограмами, також як і протоколи HDLC та “прозорий”, але SS#7 завантажується у системну пам’ять з дистрибутива фірми Motorola і може займати до 512 байт системного ОЗП (рис.Г.1), то біти ERAM регістра конфігурації RCCR (рис. Г.2) треба встановлювати у стан 11. При цьому для зберігання мікропрограм будуть використовуватись перші 2 Кбайти (адреси $2000 — $27FF) і додаткові 512 байт (адреси $2F00 — 30FF) системного ОЗП. Решта обсягу ДП буде відведено під зберігання дескрипторів блоків даних (BD) та даних.
2 Порядок обслуговування запитів на переривання від зовнішніх пристроїв задається бітом SCD = 1 регістра конфігурації RCCR (рис. Г.2) при завантаженні у ДП-ОЗП мікропрограми реалізації протоколу SS#7.
3 Команди для ініціалізації параметрів SCC1, 2, 3, 3, 4, читання з ДП-ОЗП та запис у SCC1, 2, 3, 4 беруться з табл. Г.1 (протоколи Ethernet, HDLC, SS#7, “прозорий”). Після запису центральний процесор PCPU може тільки читати записи всіх параметрів. а запис параметрів можливий тільки при відключенні відповідного пристрою.
4 Біти CHNUM регістра CPCR (рис. Г.4) встановлюються 0000 для SСC1, 0100 для SСC2, 1000 для SСC3, 1101 для SМC2.
5 Біти OPCODE, які спрямовані забезпечити ініціалізацію параметрів для прийому-передачі SСC становлять 0000 — INIT RX-TX PARAMS згідно табл.Г.1.
6 Завантажити RISC-контролер на запис 16- або 8-розрядного контрольного номеру, який зберігається у його ПЗП мікрокоду, у комірку пам’яті в області ОЗП параметрів двопортової пам’яті. Ця комірка має назву REV_NUM та адресу IMMR + 0х3СВ0, де х — номер сторінки пам’яті.
7 Стартова адреса DPRAM_BASE дорівнює вмісту регістра IMMR — стартова адреса внутрішньої пам’яті у 4-Гбайтному адресному просторі контролера при розмірі внутрішньої пам’яті 16 Кбайт, до якої додається 0х2000. Розподіл адресного простору двопортової пам’яті приведено у табл. Г.3. Якщо прийняти IMMR = 0, то отримуємо розміщення розділів ДП-ОЗП в адресному просторі пам’яті як на рис. Г.1.
1.3.3 Алгоритм ініціалізації Ethernet-контролера
1.3.3.1 Апаратна реалізація Ethernet-контролера
Для підключення Ethernet-контролера до мережі Ethernet потрібний додатковий зовнішній передавач, наприклад, модуль фірми Motorola MC68160 EEST (Enhanced Ethernet Serial Transceiver) для підключення до реальної Ethernet мережі, SCC підготовлює кадри даних, а EEST – передавач, виконує манчестерське кодування/декодування сигналів, автоматичне визначення типу з’єднувача та мережного кабелю (10Base – T або інший), виконує перетворення логічних сигналів в електричні імпульси.
На рис. 1.8 показано підключення контролера до передавача. Для роботи з Ethernet-протоколом рекомендується вибирати SCC1-контролер через те, що він має буфери FIFO, у два рази завбільші ніж у інших SCC-каналів.
