ATmega128, atmega128L 8-разрядный avr-микроконтроллер с внутрисистемно программируемой флэш-памятью емкостью 128 кбайт
| Вид материала | Документы |
- Белорусский Государственный Университет Биологический факультет Биореакторы Бабицкий, 198.24kb.
- Решение принятое в P6, 278.08kb.
- Микропроцессор P6, 276.15kb.
- Микропроцессоры семейства Intel, 288.88kb.
- Nano-накопитель от Imation, 8.65kb.
- Граммируемой логики, взяла старт по разработке risc-микроконтроллеров в середине 90-х, 161.19kb.
- Ринципов построения устройств микропроцессорной техники и приобретение практических, 46.61kb.
- Контрольная работа «Единицы измерения информации. Кодирование информации» Задание, 67.16kb.
- Лекция №7 «Программно-аппаратные средства защиты по с электронными ключами» Этот вид, 59.79kb.
- Инструкция по ремонту москва, 1699.67kb.
Прим. 1: ADA существует короткий интервал времени, когда выводятся адресные сигналы (см. также “Внешний интерфейс памяти”).
Таблица 29- Отключающие сигналы для разрешения альтернативных функций на PA3..PA0
| Наименование сигнала | PA3/AD3 | PA2/AD2 | PA1/AD1 | PA0/AD0 |
| PUOE | SRE | SRE | SRE | SRE |
| PUOV | ~( WR | ADA) • PORTA3 • PUD | ~( WR | ADA) • PORTA2 • PUD | ~( WR | ADA) • PORTA1 • PUD | ~( WR | ADA) • PORTA0 • PUD |
| DDOE | SRE | SRE | SRE | SRE |
| DDOV | WR | ADA | WR | ADA | WR | ADA | WR | ADA |
| PVOE | SRE | SRE | SRE | SRE |
| PVOV | A3 • ADA | D3 OUTPUT • WR | A2 • ADA | D2 OUTPUT • WR | A1 • ADA | D1 OUTPUT • WR | A0 • ADA | D0 OUTPUT • WR |
| DIEOE | 0 | 0 | 0 | 0 |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | D3 INPUT | D2 INPUT | D1 INPUT | D0 INPUT |
| AIO | - | - | - | - |
Альтернативные функции порта В
Выводы порта В с альтернативными функциями показаны в таблице 30.
Таблица 30 – Альтернативные функции порта В
| Вывод порта | Альтернативная функция |
| PB7 | OC2/OC1C(1) (выход компаратора и выход ШИМ таймера-счетчика 2 или выход С компаратора и ШИМ таймера-счетчика 1) |
| PB6 | OC1B (выход В компаратора и ШИМ таймера-счетчика 1) |
| PB5 | OC1A (выход A компаратора и ШИМ таймера-счетчика 1) |
| PB4 | OC0 (Выход компаратора и ШИМ таймера-счетчика 0) |
| PB3 | MISO (Ввод для ведущей/вывод для подчиненной шины SPI) |
| PB2 | MOSI (Вывод для ведущей/ввод для подчиненной шины SPI) |
| PB1 | SCK (Синхронизация последовательной связи шины SPI) |
| PB0 | SS (вход выбора подчиненного режима интерфейса SPI) |
Прим. 1: OC1C отсутствует в режиме совместимости с ATmega103.
Ниже дано описание альтернативных функций выводов:
OC2/OC1C, разряд 7
OC2 – выход компаратора таймера-счетчика 2. Для выполнения данной функции вывод PB7 конфигурируется как выход (DDB7 = 1). Вывод OC2 также выполняет функцию выхода, когда таймер переводится в режим ШИМ.
OC1C – выход компаратора С таймера-счетчика 1. Для выполнения данной функции вывод PB7 настраивается как выход (DDB7 = 1). Вывод OC1C также выполняет функцию выхода, когда таймер переведен в режим ШИМ.
OC1B, разряд 6
OC1B – выход компаратора B таймера-счетчика 1. Для выполнения данной функции вывод PB6 настраивается как выход (DDB6 = 1). Вывод OC1B также выполняет функцию выхода, когда таймер переведен в режим ШИМ.
OC1A, разряд 5
OC1A – выход компаратора A таймера-счетчика 1. Для выполнения данной функции вывод PB5 настраивается как выход (DDB5 = 1). Вывод OC1A также выполняет функцию выхода, когда таймер переведен в режим ШИМ.
OC0, разряд 4
OC0 – выход компаратора таймера-счетчика 0. Для выполнения данной функции вывод PB4 настраивается как выход (DDB4 = 1). Вывод OC0 также выполняет функцию выхода, когда таймер переведен в режим ШИМ.
MISO – порт B, разряд 3
MISO – ввод данных в режиме ведущего, вывод данных в режиме подчиненного интерфейса SPI. Если разрешена работа SPI как ведущего (мастера), то данный вывод настраивается на ввод независимо от состояния DDB3. Если работа SPI разрешена как подчиненного, то направление передачи данных задается DDB3. Если вывод принудительно настраивается на ввод, то подключение подтягивающего резистора останется под управлением бита PORTB3.
MOSI – порт B, разряд 2
MOSI – вывод данных в режиме ведущего, ввод данных в режиме подчиненного интерфейса SPI. Если работа SPI разрешена как подчиненного, то данный вывод настраивается на ввод независимо от значения DDB2. Если работа SPI разрешена как ведущего (мастера), направление передачи данных определяется DDB2. Если вывод принудительно настраивается как вход, то подключение подтягивающего резистора останется под управлением PORTB2.
SCK – порт B, разряд 1
SCK – выход синхронизации в режиме ведущего, вход синхронизации в режиме подчиненного интерфейса SPI. Если работа SPI разрешена как подчиненного, то данный вывод настраивается как вход независимо от состояния DDB1. Если работа SPI разрешена как ведущего, то направление передачи данных управляется DDB1. Если вывод принудительно настроен на ввод, то управление подтягивающими резисторами осуществляется битом PORTB1.
SS – порт B, разряд 0
SS - вход выбора подчиненного порта. Если работа SPI разрешена как подчиненного, то данный вывод настраивается на ввод независимо от установки DDB0. Работа SPI как подчиненного активизируется, если подать низкий уровень на этот вход. Если работа SPI разрешена как ведущего, то направление передачи данных на этом выводе задается DDB0. Если вывод принудительно настроить как вход, то подключение подтягивающего резистора управляется битом PORTB0.
В таблицах 31 и 32 показаны значения отключающих сигналов (см. рис. 33) в различных альтернативных функциях порта B. SPI MSTR INPUT (вход ведущего SPI) и SPI SLAVE OUTPUT (выход подчиненного SPI) составляют сигнал MISO, а сигнал MOSI разделен на SPI MSTR OUTPUT (выход ведущего SPI) и SPI SLAVE INPUT (вход подчиненного SPI).
Таблица 31 – Отключающие сигналы для альтернативных функций на PB7..PB4
| Наименование сигнала | PB7/OC2/OC1C | PB6/OC1B | PB5/OC1A | PB4/OC0 |
| PUOE | 0 | 0 | 0 | 0 |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | 0 | 0 | 0 | 0 |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | Разрешение OC2/OC1C (1) | Разрешение OC1B | Разрешение OC1A | Разрешение OC0 |
| PVOV | OC2/OC1C(1) | OC1B | OC1A | OC0B |
| DIEOE | 0 | 0 | 0 | 0 |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | - | - | - | - |
| AIO | - | - | - | - |
Прим. 1: См. “Модулятор выхода компаратора (OCM1C2)” для изучения деталей. OC1C не существует в режиме совместимости с ATmega103.
Таблица 32 – Отключающие сигналы для альтернативных функций на PB3..PB0
| Наименование сигнала | PB3/MISO | PB2/MOSI | PB1/SCK | PB0/SS |
| PUOE | SPE•MSTR | SPE•MSTR | SPE•MSTR | SPE•MSTR |
| PUOV | PORTB3•PUD | PORTB2•PUD | PORTB1•PUD | PORTB0•PUD |
| DDOE | SPE • MSTR | SPE•MSTR | SPE•MSTR | SPE•MSTR |
| DDOV | 0 | 0 | 0 | 0 |
| PVOE | SPE•MSTR | SPE•MSTR | SPE•MSTR | 0 |
| PVOV | SPI SLAVE OUTPUT | SPI MSTR OUTPUT | SCK OUTPUT | 0 |
| DIEOE | 0 | 0 | 0 | 0 |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | - | - | - | - |
| AIO | - | - | - | - |
Альтернативные функции порта C
В режиме совместимости с ATmega103 порт С работает только на вывод. Альтернативной функцией порта С является старшая шина адреса внешнего интерфейса памяти.
Таблица 33 – Альтернативные функции выводов порта С
| Вывод порта | Альтернативная функция |
| PС7 | A15 (Разряд 15 шины адреса внешнего интерфейса памяти) |
| PС6 | A14 (Разряд 14 шины адреса внешнего интерфейса памяти) |
| PС5 | A13 (Разряд 13 шины адреса внешнего интерфейса памяти) |
| PС4 | A12 (Разряд 12 шины адреса внешнего интерфейса памяти) |
| PС3 | A11 (Разряд 11 шины адреса внешнего интерфейса памяти) |
| PС2 | A10 (Разряд 10 шины адреса внешнего интерфейса памяти) |
| PС1 | A9 (Разряд 9 шины адреса внешнего интерфейса памяти) |
| PС0 | A8 (Разряд 8 шины адреса внешнего интерфейса памяти) |
Таблицы 34 и 35 показывают связь между альтернативными функциями выводов порта и отключающими сигналами, показанных на рисунке 33.
Таблица 34 – Отключающие сигналы для разрешения альтернативных функций на PC7..PC4
| Наименование сигнала | PC7/A15 | PC6/A14 | PC5/A13 | PC4/A12 |
| PUOE | SRE • (XMM(1)<1) | SRE • (XMM<2) | SRE • (XMM<3) | SRE • (XMM<4) |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | SRE • (XMM<1) | SRE • (XMM<2) | SRE • (XMM<3) | SRE • (XMM<4) |
| DDOV | 1 | 1 | 1 | 1 |
| PVOE | SRE • (XMM<1) | SRE • (XMM<2) | SRE • (XMM<3) | SRE • (XMM<4) |
| PVOV | A11 | A10 | A9 | A8 |
| DIEOE | 0 | 0 | 0 | 0 |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | - | - | - | - |
| AIO | - | - | - | - |
Прим. 1: XMM = 0 в режиме совместимости с ATmega103.
Таблица 35 – Отключающие сигналы для разрешения альтернативных функций на PC3..PC0 (1)
| Наименование сигнала | PC3/A11 | PC2/A10 | PC1/A9 | PC0/A8 |
| PUOE | SRE • (XMM<5) | SRE • (XMM<6) | SRE • (XMM<7) | SRE • (XMM<7) |
| PUOV | 0 | 0 | 0 | 0 |
| DDOE | SRE • (XMM<5) | SRE • (XMM<6) | SRE • (XMM<7) | SRE • (XMM<7) |
| DDOV | 1 | 1 | 1 | 1 |
| PVOE | SRE • (XMM<5) | SRE • (XMM<6) | SRE • (XMM<7) | SRE • (XMM<7) |
| PVOV | A11 | A10 | A9 | A8 |
| DIEOE | 0 | 0 | 0 | 0 |
| DIEOV | 0 | 0 | 0 | 0 |
| DI | - | - | - | - |
| AIO | - | - | - | - |
Прим. 1: XMM = 0 в режиме совместимости с ATmega103.
Альтернативные функции порта D
Выводы порта D с альтернативными функциями представлены в таблице 36.
Таблица 36 – Альтернативные функции выводов порта D
| Вывод порта | Альтернативная функция |
| PD7 | T2 (вход синхронизации таймера-счетчика 2) |
| PD6 | T1 (вход синхронизации таймера-счетчика 1) |
| PD5 | XCK1(1) (вход/выход внешней синхронизации УСАПП1) |
| PD4 | IC1 (вход триггера захвата фронта таймера-счетчика 1) |
| PD3 | INT3/TXD1(1) (вход внешнего прерывания 3 или выход передачи УАПП1) |
| PD2 | INT2/RXD1(1) (вход внешнего прерывания 2 или вход приема УАПП1) |
| PD1 | INT1/SDA(1) (вход внешнего прерывания 1 или ввод/вывод последовательных данных TWI) |
| PD0 | INT0/SCL(1) (вход внешнего прерывания 0 или синхронизация последовательной связи TWI) |