ATmega128, atmega128L 8-разрядный avr-микроконтроллер с внутрисистемно программируемой флэш-памятью емкостью 128 кбайт

Вид материалаДокументы
Таблица 44 – Отключающие сигналы для разрешения альтернативных функций на PF3..PF0
Наименование сигнала
Альтернативные функции порта G
Таблица 45 – Альтернативные функции выводов порта G
TOSC1 – Порт G, разряд 4
TOSC2 – Порт G, разряд 3
ALE – Порт G, разряд 2
WR – Порт G, разряд 0
Таблица 46 – Отключающие сигналы для разрешения альтернативных функций на PG4..PG1
Наименование сигнала
Наименование сигнала
Описание регистров портов ввода-вывода
Регистр направления данных порта A – DDRA
Адрес входов порта А – PINA
Регистр данных порта B – PORTB
Регистр направления данных порта B – DDRB
Адрес входов порта B – PINB
Регистр данных порта C – PORTC
Регистр направления данных порта C – DDRC
Адрес входов порта C – PINC
...
Полное содержание
Подобный материал:
1   ...   7   8   9   10   11   12   13   14   ...   46

Таблица 44 – Отключающие сигналы для разрешения альтернативных функций на PF3..PF0

Наименование сигнала

PF3/ADC3

PF2/ADC2

PF1/ADC1

PF0/ADC0

PUOE

0

0

0

0

PUOV

0

0

0

0

DDOE

0

0

0

0

DDOV

0

0

0

0

PVOE

0

0

0

0

PVOV

0

0

0

0

DIEOE

0

0

0

0

DIEOV

0

0

0

0

DI

-

-

-

-

AIO

ADC3 INPUT

ADC2 INPUT

ADC1 INPUT

ADC0 INPUT

Альтернативные функции порта G

В режиме совместимости с ATmega103 могут использоваться только альтернативные функции порта G, а функция универсального цифрового ввода-вывода не доступна. В таблице 45 приведены альтернативные функции порта G.

Таблица 45 – Альтернативные функции выводов порта G

Вывод порта

Альтернативная функция

PG4

TOSC1 (Генератор часов реального времени таймера-счетчика 0)

PG3

TOSC2 (Генератор часов реального времени таймера-счетчика 0)

PG2

(Разрешение фиксации адреса внешней памяти)

PG1

RD (Строб чтения внешней памяти)

PG0

WR (Строб записи внешней памяти)

TOSC1 – Порт G, разряд 4

TOSC1 – 1-ый вывод генератора таймера. После установки бита AS0 в регистре ASSR разрешается работа асинхронного тактирования таймера-счетчика 0, а вывод PG4 отключается от порта и становится входом инвертирующего усилителя генератора. В этом режиме кварцевый резонатор подключен к выводу PG4, который теперь не может использоваться как линия ввода-вывода.

TOSC2 – Порт G, разряд 3

TOSC2 – 2-ой вывод генератора таймера. После установки бита AS0 в регистре ASSR разрешается работа асинхронного тактирования таймера-счетчика 0, а вывод PG3 отключается от порта и становится инвертированным выходом усилителя генератора. В этом режиме кварцевый резонатор подключен к выводу PG3, который теперь не может использоваться как линия ввода-вывода.

ALE – Порт G, разряд 2

ALE – сигнал разрешения фиксации адреса внешней памяти.

RD – Порт G, разряд 1

RD – строб управления чтением данных внешней памяти.

WR – Порт G, разряд 0

WR – строб управления записью во внешнюю память.

В таблицах 46 и 47 представлена связь альтернативных функций порта G и отключающих сигналов, представленных на рисунке 33.

Таблица 46 – Отключающие сигналы для разрешения альтернативных функций на PG4..PG1

Наименование сигнала

PG4/TOSC1

PG3/TOSC2

PG2/ALE

PG1/RD

PUOE

AS0

AS0

SRE

SRE

PUOV

0

0

0

0

DDOE

AS0

AS0

SRE

SRE

DDOV

0

0

1

1

PVOE

0

0

SRE

SRE

PVOV

0

0

ALE

RD

DIEOE

AS0

AS0

0

0

DIEOV

0

0

0

0

DI

-

-

-

-

AIO

T/C0 OSC INPUT

T/C0 OSC OUTPUT

-

-

Таблица 47 – Отключающий сигнал для разрешения альтернативной функции на PG0

Наименование сигнала

PG0/WR

PUOE

SRE

PUOV

0

DDOE

SRE

DDOV

1

PVOE

SRE

PVOV

WR

DIEOE

0

DIEOV

0

DI



AIO



Описание регистров портов ввода-вывода

Регистр данных порта A – PORTA

Разряд

7

6

5

4

3

2

1

0

 

 

PORTA7

PORTA6

PORTA5

PORTA4

PORTA3

PORTA2

PORTA1

PORTA0

PORTA

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Регистр направления данных порта A – DDRA

Разряд

7

6

5

4

3

2

1

0

 

 

DDA7

DDA6

DDA5

DDA4

DDA3

DDA2

DDA1

DDA0

DDRA

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Адрес входов порта А – PINA

Разряд

7

6

5

4

3

2

1

0

 

 

PINA7

PINA6

PINA5

PINA4

PINA3

PINA2

PINA1

PINA0

PINA

Чтение/запись

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

 

Исх. значение

-

-

-

-

-

-

-

-

 

Регистр данных порта B – PORTB

Разряд

7

6

5

4

3

2

1

0

 

 

PORTB7

PORTB6

PORTB5

PORTB4

PORTB3

PORTB2

PORTB1

PORTB0

PORTB

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Регистр направления данных порта B – DDRB

Разряд

7

6

5

4

3

2

1

0

 

 

DDB7

DDB6

DDB5

DDB4

DDB3

DDB2

DDB1

DDB0

DDRB

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Адрес входов порта B – PINB

Разряд

7

6

5

4

3

2

1

0

 

 

PINB7

PINB6

PINB5

PINB4

PINB3

PINB2

PINB1

PINB0

PINB

Чтение/запись

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

 

Исх. значение

-

-

-

-

-

-

-

-

 

Регистр данных порта C – PORTC

Разряд

7

6

5

4

3

2

1

0

 

 

PORTC7

PORTC6

PORTC5

PORTC4

PORTC3

PORTC2

PORTC1

PORTC0

PORTC

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Регистр направления данных порта C – DDRC

Разряд

7

6

5

4

3

2

1

0

 

 

DDC7

DDC6

DDC5

DDC4

DDC3

DDC2

DDC1

DDC0

DDRC

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Адрес входов порта C – PINC

Разряд

7

6

5

4

3

2

1

0

 

 

PINC7

PINC6

PINC5

PINC4

PINC3

PINC2

PINC1

PINC0

PINC

Чтение/запись

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

 

Исх. значение

-

-

-

-

-

-

-

-

 

В режиме совместимости с ATmega103 регистры DDRC и PINC инициализируются для организации вывода лог. 0. Выводы порта принимают их исходное значение, даже если синхронизация не запущена. Обратите внимание, что регистры DDRC и PINC доступны в режиме совместимости с ATmega103 и не должны использоваться, если необходима 100%-ая совместимость снизу вверх.

Регистр данных порта D – PORTD

Разряд

7

6

5

4

3

2

1

0

 

 

PORTD7

PORTD6

PORTD5

PORTD4

PORTD3

PORTD2

PORTD1

PORTD0

PORTD

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Регистр направления данных порта D – DDRD

Разряд

7

6

5

4

3

2

1

0

 

 

DDD7

DDD6

DDD5

DDD4

DDD3

DDD2

DDD1

DDD0

DDRD

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Адрес входов порта D – PIND

Разряд

7

6

5

4

3

2

1

0

 

 

PIND7

PIND6

PIND5

PIND4

PIND3

PIND2

PIND1

PIND0

PIND

Чтение/запись

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

 

Исх. значение

-

-

-

-

-

-

-

-

 

Регистр данных порта E – PORTE

Разряд

7

6

5

4

3

2

1

0

 

 

PORTE7

PORTE6

PORTE5

PORTE4

PORTE3

PORTE2

PORTE1

PORTE0

PORTE

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Регистр направления данных порта E – DDRE

Разряд

7

6

5

4

3

2

1

0

 

 

DDE7

DDE6

DDE5

DDE4

DDE3

DDE2

DDE1

DDE0

DDRE

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Адрес входов порта E – PINE

Разряд

7

6

5

4

3

2

1

0

 

 

PINE7

PINE6

PINE5

PINE4

PINE3

PINE2

PINE1

PINE0

PINE

Чтение/запись

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

 

Исх. значение

-

-

-

-

-

-

-

-

 

Регистр данных порта F – PORTF

Разряд

7

6

5

4

3

2

1

0

 

 

PORTF7

PORTF6

PORTF5

PORTF4

PORTF3

PORTF2

PORTF1

PORTF0

PORTF

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Регистр направления данных порта F – DDRF

Разряд

7

6

5

4

3

2

1

0

 

 

DDF7

DDF6

DDF5

DDF4

DDF3

DDF2

DDF1

DDF0

DDRF

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Адрес входов порта F – PINF

Разряд

7

6

5

4

3

2

1

0

 

 

PINF7

PINF6

PINF5

PINF4

PINF3

PINF2

PINF1

PINF0

PINF

Чтение/запись

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

 

Исх. значение

-

-

-

-

-

-

-

-

 

Обратите внимание, что регистры PORTF и DDRF не доступны в режиме совместимости с ATmega103, где порт F функционирует только как цифровой ввод.

Регистр данных порта G – PORTG

Разряд

7

6

5

4

3

2

1

0

 

 

-

-

-

PORTG4

PORTG3

PORTG2

PORTG1

PORTG0

PORTG

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Регистр направления данных порта G – DDRG

Разряд

7

6

5

4

3

2

1

0

 

 

-

-

-

DDG4

DDG3

DDG2

DDG1

DDG0

DDRG

Чтение/запись

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

Чт./Зп.

 

Исх. значение

0

0

0

0

0

0

0

0

 

Адрес входов порта G – PING

Разряд

7

6

5

4

3

2

1

0

 

 

-

-

-

PING4

PING3

PING2

PING1

PING0

PING

Чтение/запись

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

Чт.

 

Исх. значение

-

-

-

-

-

-

-

-

 

Обратите внимание, что PORTG, DDRG и PING не доступны в режиме совместимости с ATmega103. В режиме совместимости с ATmega103 порт G выполняет только свою альтернативную функцию (TOSC1, TOSC2, WR, RD и ALE).