Geum.ru

Учебное пособие Санкт-Петербург Издательство спбгэту «лэти» 2006

Вид материалаУчебное пособие

Содержание


2.1. Типовая структура процессора и основной памяти
2.2. Основной цикл работы процессора
Подобный материал:
1   2   3   4   5   6   7   8   9   ...   26

2.1. Типовая структура процессора и основной памяти


Т
А


Д


У


Операционная часть {j} Управляющая часть {i} Память


АЛУ Внутренние Рг РАП

{У j } {Уi}

РОНы Рг СС РДП

ПСч Накопитель


Рг команд Контроллер памяти

Рг УиС

ДешКОПиРА

ФормировательУС


ЦП ГТ
иповая структура центральной части ЭВМ – процессора и основной памяти представлена на рис. 2.1.

























Рис. 2.1

На схеме, показанной на рис. 2.1, использованы следующие компоненты процессора и памяти:
  • АЛУ – арифметико-логическое устройство выполняет операции по обработке данных;
  • РОНы – регистры общего назначения (от 8 до нескольких сотен штук) – сверхбыстрая память малой емкости для хранения операндов;
  • Рг СС – регистр слова состояния. Содержит текущее состояние процессора, в который входит уровень приоритета текущей программы, биты условий {j}завершения последней команды, режим обработки текущей команды. Возможны следующие режимы обработки (в порядке возрастания уровня приоритета):

- User Mode – режим пользователя; в этом режиме не могут выполнятся системные команды (команды изменения состояния процессора и команды ввода-вывода);

- SuperVisor Mode – режим супервизора; обеспечивается выполнение всех команд ввода- вывода;

- Kernel Mode – режим ядра; в нем возможно выполнение всех команд процессора;
  • ПСч – программный счетчик. Содержит адрес текущей команды и автоматически наращивается для подготовки адреса следующей команды (исключение составляет команда перехода);
  • Рг Команд – регистр команд. Содержит код исполняемой в данный момент команды;
  • ДешКОПиРА – дешифратор кода операции и режимов адресации;
  • Формирователь УС – формирователь управляющих сигналов { Уi };
  • РАП - регистр адреса памяти; РДП - регистр данных памяти;
  • Рг УиС – регистр управления и состояния контроллера памяти.



2.2. Основной цикл работы процессора


В основной цикл, реализуемый процессором при выполнении любой команды, входят следующие этапы:
  1. Выборка команды (IF).
  2. Формирование исполнительных адресов операндов, если требуется (AM).
  3. Выборка операндов из памяти (OF).
  4. Исполнение операции (EX).
  5. Запоминание результата (ST).
  6. Проверка запроса программного прерывания (IRQ).


Большинство этапов для выполнения требуют как минимум один цикл памяти.

Для ускорения выборки и обработки команд программы используется конвейерный способ выполнения этих этапов (при выполнении очередного этапа текущей команды одновременно происходит выполнение предыдущего этапа следующей команды), схематично показанный на рис. 2.2. Разумеется, если одна команда изменяет содержимое какой-либо ячейки памяти, а следующая использует ее новое значение, то последняя не может начать исполняться, пока результат не будет сохранен.


IF
AM
OF
EX
ST
IRQ






IF
AM
OF
EX
ST
IRQ






IF
AM
OF
EX
ST
IRQ



Рис. 2.2

В процессе выполнения команд программы возможно появление запросов прерываний двух видов:
  • запрос программного прерывания, который обслуживается процессором путем выполнения специальной программы – обработчика прерываний, требует сохранения текущего состояния управляющих и операционных узлов процессора и поэтому проверяется и обслуживается только после завершения выполнения очередной команды;
  • запрос аппаратного прерывания, обслуживается специальными аппаратными средствами без участия программы процессора и не требует сохранения его состояния, поэтому может поступать и обслуживаться после завершения любого этапа цикла процессора, прерывая выполнение текущей команды.

Подробнее о прерываниях будет сказано позже.