Учебное пособие Санкт-Петербург Издательство спбгэту «лэти» 2006

Вид материала

Учебное пособие

Содержание 1.8. Типовая структура ЭВМ с шинной организацией 2. Организация процессора и основной памяти ВМ

Подобный материал:

• Учебное пособие Санкт-Петербург Издательство спбгэту «лэти» 2006, 648.91kb.
• Учебное пособие Санкт-Петербург Издательство спбгэту «лэти» 2004, 1302.72kb.
• Лэти» радиотехнические цепи и сигналы лабораторный практикум санкт-Петербург Издательство, 1341.05kb.
• Учебное пособие Издательство спбгпу санкт-Петербург, 1380.47kb.
• Учебное пособие Санкт-Петербург Издательство спбгпу 2003, 5418.74kb.
• Учебное пособие Санкт-Петербург 2011 удк 621. 38. 049. 77(075) Поляков, 643.33kb.
• СПбгэту центр по работе с одаренной молодежью информационное письмо санкт-Петербургский, 63.77kb.
• 1. Обязательно ознакомиться с пакетом заранее. Все вопросы можно обсудить с редакторами, 215.48kb.
• Пособие для студентов IV-VI курсов, интернов и клинических ординаторов Санкт-Петербург, 494.12kb.
• Новые поступления за январь 2011 Физико-математические науки, 226.57kb.

1.8. Типовая структура ЭВМ с шинной организацией

Т

Запрос ПДП (DRQ)


ЦП У


(CPU) А


ППД ПЗУ АДП1 ВУ1 АДПn ВУn Контроллер ПДП Таймер

(RAM) (ROM) (AD1) (IOU1) (ADn) (IOUn) (DMAU) (TMR)


д


IRQ Контроллер

прерываний

(INTU)

Reset Начальный сброс

(RSG)


ГТ

(CLG) Рис. 1.6
иповая структура ЭВМ с шинной организацией представлена на рис. 1.6.



































На рис. 1.6 используются следующие обозначения:

ППД – память произвольного доступа (RAM – random access memory);

ПЗУ – постоянное запоминающее устройство (ROM – read only memory);

ВУ – внешнее устройство (IOU – input/output unit);

АДП – адаптер (контроллер для подключения одного ВУ);

ПДП – прямой доступ в память (DMAU – direct memory access unit);

INTU – interruption unit; RSG – reset generator;

ГТ – генератор тактов (CLG – clock generator);

У- шина управления; А – шина адресов; Д – шина данных.

Кроме центрального процессора в состав ЭВМ могут входить сопроцессоры:

- математический сопроцессор (NPR – numerical processor);

- аналоговый процессор (APR – analog processor);

- процессор цифровой обработки сигналов (ЦОС) (DSP- digital signal processor).


Подробное обсуждение способов организации системных и локальных шин, применяемых в современных компьютерах, рассматривается в разд. 4.

2. Организация процессора и основной памяти ВМ

В разделе идет речь о машинах с контроллерным управлением, в которых порядок выполнения команд явно задается программой. Машины с потоковым управлением и машины с запросным управлением (редукционные) в данном курсе не рассматриваются.

Процессор выполняет две функции:

- обработка данных в соответствии с заданной программой;

- управление всеми устройствами машины.

Управление в соответствии с заданной программой представляется в виде последовательности команд, представленных в цифровой форме (кодированных). Структура каждой команды состоит из двух частей: операционной и адресной. Операционная часть задает код операции и режим ее выполнения. Адресная часть содержит сведения о размещении операндов (входные данные и результат операции) в виде:

- непосредственно самих значений данных;

- адресов расположения данных в памяти;

- сведений для определения адресов размещения данных в памяти.

Формирование исполнительного адреса – этап перехода от сведений об адресе к самому адресу. В адресной части могут быть сведения об отсутствии операндов (нуль-адресная или безадресная команда ) и адресации от одного (одноадресная команда) до трех операндов (трехадресная команда).