Конспект лекций Москва 2008 Часть 1 Элементная база цифровой схемотехники условия работы и выбор элементной базы

Вид материала

Конспект

Содержание Базовый элемент с инжекционным питанием Sn — степень насыщения: , BN ИЛИ возрастают с увеличением инжекторного тока. Однако одновременно повышается рассеиваемая мощность. Величина PD И³Л позволяет снизить паразитную емкость боковых стенок n – p – n Базовая схема логики на перключателях тока VT1 открывается И/И-НЕ для отрицательной логики и функция ИЛИ/ИЛИ-НЕ— L – коэффициент объединения по выходу; N Базовые униполярные мдп—схемы E Пороговое напряжение Uпор ФMS Эффективная поверхностная подвижность µ

Подобный материал:

• Конспект лекций москва Издательство Российского университета дружбы народов 2008, 1192.83kb.
• Конспект лекций 2008 г. Батычко В. Т. Административное право. Конспект лекций. 2008, 1389.57kb.
• 1. Реферат, 12.42kb.
• Программа курса лекций (3 курс, 6 сем., 32 часа, экзамен) Ассистент Талышев Алексей, 25.29kb.
• Конспект лекций славянск-на-Кубани 2008 ббк 88., 1882.61kb.
• Программа спецкурса "Практическая полупроводниковая электроника", 52.59kb.
• О развитии элементной и конструктивно технологической базы ЭВМ, 205.3kb.
• Учебная программа по дисциплине электротехника и электроника лахтина, 44.8kb.
• Конспект лекций 2010 г. Батычко В. Т. Уголовное право. Общая часть. Конспект лекций., 3144.81kb.
• Конспект лекций бурлачков в. К., д э. н., проф. Москва, 1213.67kb.

2.3. БАЗОВЫЙ ЭЛЕМЕНТ С ИНЖЕКЦИОННЫМ ПИТАНИЕМ

На рис. 4 показан элемент, относящийся к схемам с двойной инжекцией (ИИЛ), которые также называются многоколлекторными логическими схемами (МКЛ).





Рис. 4. Базовый элемент с инжекционным питанием:

а - конструкция; б – принципиальная схема;

в—логическая схема

Транзистор с инжекционным питанием представляет собой четырехслойную структуру p1 – n1 – p2 - n2 -типа (рис. 4,а), в которой можно выделить два транзистора n – p – n – и p – n – p –типа. Транзистор p – n – p - типа образован инжекторной p1 - областью, играющей роль эмиттера, частью эмиттерной n1 - области, служащей базой, и базовой p2- областью, выполняющей функции коллектора. Транзистор n – p – n -типа с вертикальным расположением электродов образован частью эмиттерной n1 -области, примыкающей к ней частью базовой p2 -области и коллекторной n2 – областью. Заметим, что в логических элементах данного типа не требуется ни изолирующих областей, ни резисторов, что позволяет достичь высокой плотности интеграции.

Рассмотрим более подробно работу базового элемента. Предположим, что эмиттер схемы заземлен; между этим электродом и инжектором включен внешний источник ЭДС, обеспечивающий прямое смещение инжекторного перехода, а цепи базы и коллектора разомкнуты.

Тогда из инжектора в эмиттер инжектируются дырки. В эмиттерной области у инжекторного перехода возникает избыточная концентрация дырок. Для нейтрализации заряда инжектированных дырок в змиттерную область через внешний вывод поступают электроны. Концентрация избыточных электронов приблизительно равна концентрации избыточных дырок. Вследствие появления градиента концентрации происходит диффузия электронов и дырок к эмиттерному переходу. Дойдя до эмиттерного перехода, избыточные электроны компенсируют часть объемного заряда перехода, обусловленного ионизированными донорами. Избыточные дырки захватываются полем перехода и, попадая в область перехода со стороны базы, компенсируют часть объемного заряда ионизированных. акцепторов. В результате эмиттерный переход сужается и потенциальный барьер его понижается, т. е. переход смещается в прямом направлении. Часть избыточных электронов и дырок из области эмиттера проходит в область базы. Переход электронов эквивалентен их инжекции из эмиттера в базу, а переход дырок обеспечивает электрическую нейтральность базы.

Избыточные электроны и дырки, диффундируя к коллекторному переходу, компенсируют часть объемного заряда перехода, и его потенциальный барьер понижается. В результате коллекторный переход смещается в прямом направлении, а транзистор оказывается в режиме насыщения. Напряжение между коллектором и эмиттером определяется как



где α1i - инверсный коэффициент усиления транзистора n – p – n.

Выходное сопротивление n – p – n -транзистора, находящегося в режиме насыщения, невелико, и его можно рассматривать как ключ в замкнутом состоянии. Если p2 -базу с помощью ключа соединить с эмиттером, то инжекция электронов в базу прекратится. Разность потенциалов, на эмиттерном переходе окажется равной нулю, и ток в цепи базы будет



где α2N — коэффициент усиления транзистора p – n – p ; IИ — ток инжектора.

В коллекторной цепи ток отсутствует, и транзистор переходит в активный режим на границе с режимом отсечки. Его выходное сопротивление при этом резко увеличивается, что соответствует разомкнутому ключу. Таким образом, даже при закороченной цепи эмиттер – база через базу n – p – n –транзистора протекает ток, величина которого определяется IИ. Это позволяет представить транзистор схемой замещения, содержащей генератор тока в цепи базы (рис. 4, б). Величина тока IГ = α2N IИ схемы замещения определяется количеством дырок, инжектируемых через прямосмещенный инжекторный переход и собираемых базой n – p – n –транзистора.

Для анализа возможности использования ИИЛ-элемекта в логических схемах рассчитывает некоторые его электрические характеристики.

Функция, обратная передаточной характеристике, т.е. зависимость определяется из соотношения



где Sn — степень насыщения: , BN - коэффициент усиления , N—нагрузочная способность схемы.

Величины выходных единичного и нулевого сигналов равны



Запас помехоустойчивости составляет:

для уровня логического нуля



Для уровня логической единицы



Помехоустойчивость и быстродействие схем ИЛИ возрастают с увеличением инжекторного тока. Однако одновременно повышается рассеиваемая мощность. Величина PD для логических элементов составляет I пДж. Для уменьшения значения PD используют разные конструктивные решения. Так, схема с трехсторонней конструкцией

инжектора И³Л позволяет снизить паразитную емкость боковых стенок n – p – n —транзистора, схема с боковым p – n – p -транзистором, получившая название логической схемы с перехватом тока (ПТЛ), собирает на коллекторе заряд, исходящий от эмиттера, и управляет током подложки.

В базовой схеме ИИЛ (рис. 4,в), собранной на основе двух транзисторов, сигнал логической единицы (отсутствие выходного тока) на выходе будет в том случае, если на оба входа А и В подан логический нуль. В этом случае ток инжектора VT1 и VT2 отводится от баз этих транзисторов на вход схемы, транзисторы закрыты, и элемент реализует логическую функцию штрих Шеффера.

Основное назначение ИИЛ—схемы –использование в матрицах БИС и микропроцессорах.


2.4. БАЗОВАЯ СХЕМА ЛОГИКИ НА ПЕРКЛЮЧАТЕЛЯХ ТОКА


Базовый логический элемент (рис. 5), выполняющий функцию И/И-НЕ, состоит из трех электрических каскадов: токового переключателя на транзисторах VT2 и VT3, выходных змиттерных повторителей VT1 и VT4 источника опорного напряжения, собранного на транзисторе VT5, резисторах R4, R5, R6 и диодах VD1, VD2.




Рис. 5. Базовый элемент транзисторной логики

на переключателях тока


Токовый переключатель предназначен для выполнения логических функций (первая ступень логики), в том числе для образования парафазного сигнала (прямого и инверсного), формирования и усиления входного сигнала по напряжению и обеспечения заданной помехоустойчивости. Токовый переключатель представляет собой дифференциальный усилитель, работающий в ключевом режиме. В одной ветви диффе- ренциального усилителя расположены входные транзисторы VT2, в другой — транзистор VT3. Обе ветви связаны через резистор R2, так что VT3 открыт только в том случае, если на всех входах схемы имеются сигналы низкого уровня. При этом падение напряжения на R2 обеспечивает закрывание транзисторов VT2; транзистор VT4 открыт, и ток течет через R3, VT3, R2. Обычно R2 в несколько раз больше R1 и R3 , что позволяет получать ток постоянной величины в ветвях дифференциального усилителя при переключении его из одной ветви в другую в соответствии с сигналами управления.

Для наличия хотя бы на одном из входов схемы сигнала, с высоким уровнем напряжения один из транзисторов VT1 открывается , и возросшее падение напряжения на R2 , закрывает транзистор VT3 ток переключается в левую ветвь. Тем более, ток переключается при нескольких сигналах высокого уровня на входах схемы.

Сигналы с коллекторных нагрузок левой и правой ветвей дифференциального усилителя через эмиттерные повторители поступают на прямой и инверсный выходы схемы. Выходные эмиттерные повторители предназначены для выполнения логических функций (вторая ступень логики), усилении сигнала по мощности, работы на согласованные линии связи, а также для смещения выходных сигналов по напряжению в целях обеспечения совместной работы с другими элементами.

Источник опорного напряжения предназначен для получении напряжения, относительно которого происходит переключение тока в токовом переключателе, равного среднему уровню напряжения между выходными уровнями сигналов логического нуля и единицы.

При переключении тока в токовом переключателе входными управляющими сигналами выполняется функция И/И-НЕ для отрицательной логики и функция ИЛИ/ИЛИ-НЕ—для положительной.

Особенностью базовой схемы является подключение всех входов к шине питания через резистор Rвх , что исключает необходимость ориентации неиспользованных входов на определенный потенциал. Кроме того , в целях снижения потребляемой мощности и организации согласованных линий связи нагрузочные резисторы выходных эмиттерных повторителей вынесены за пределы схемы и размещены в отдельных корпусах.

Для расширения логических возможностей базовой схемы. и получения второй ступени логики используется объединение двух или нескольких выходов элементов на одном нагрузочном сопротивлении эмиттерного повторителя (эмиттерный ДОТ). При объединении прямых выходов получается двухступенчатая функция И , а при объединении инверсных выходов – функция И-ИЛИ-НЕ.

Если объединить несколько схем на одном коллекторном сопротивлении, то получим выполнение функции ИЛИ (коллекторный ДОТ). Для предотвращения режима насыщения транзистора прямого плеча схемы в случае протекания увеличенного тока через коллекторное сопротивление предусматривается включение дополнительной цепи подсечки на транзисторе и резисторе.

Для получения сложных логических функций при сохранении высокого быстродейст- вия применяются двухуровневый и трехуровневый принципы переключения схемы, когда эмиттерным током верхнего уровня переключения является коллекторный ток нижнего уровня, предварительно переключаемый входными сигналами по определенной функции. Для управления вторым и третьим уровнями переключения на входе базового элемента предусматривается включение эмиттерных повторителей, обеспечивающих смещение входных уровней сигналов. Для стабилизации переключаемого тока генератор в этих схемах строится на транзисторе и резисторе.

Высокое быстродействие схем на переключателях тока (ПТТЛ) , составляющее 0,5. . .1,0 нс, обусловлено как низким выходным импедансом, благодаря чему они могут работать на емкостную нагрузку, так и тем, что они используются в ненасыщенном режиме. Перепад напряжений логических уровней этих схем составляет 800 мВ, что затрудняет их сопряжение с элементами других серий. Следует отметить, что ток, потребляемый этими схемами от источника питания, почти постоянен, если не принимать во внимание нагрузку. Он не зависит от состояния ПТТЛ, поскольку происходит коммутация тока внутри схемы, а следовательно, не образуются паразитные броски тока, имеющие место в ТТЛ-схемах. Выходные транзисторы обладают высоким коэффициентом усиления, и так как они включены по схеме с общим коллектором, то при низком выходном сопротивлении могут обеспечивать выходной ток порядка 50 мА. В результате такие схемы имеют высокий коэффициент разветвления по выходу (при RН = 100 Ом N = 30).

При анализе ПТТЛ ИС основным выражением является зависимость

(I)

где

Алгоритм анализа схемы включает в себя:

I. Выбор величины источника опорного напряжения (ИОН). Допустим, что сопротивление эмиттера rэ ≈ 0, г, токи I3 = I4 и напряжения Uб.э 5 = Uд.см

Из выражения (I) получим

(2)

(3)


где β –статический коэффициент усиления транзистора ;



Из (2) и (З) найдем величину ИОН

(4)

где коэффициент



Так как γ / β << I то третьей составляющей вследствие ее малости можно пренебречь, и окончательно величина ИОН определяется как

(5)

2. Определение величины напряжения переключения. Исследуем зависимость выходного напряжения дифференциального усилителя VT2 и VT3 от разности напряжений между его входами U12 . За счет R1 и R2 плечи дифференциального усилителя симметричны по выходному напряжению, и расчет производится относительно выхода VT4 :

(6)

где

Из (6) найдем

(7)

где

С учетом допущения, что , используя (7), получаем

(8)


(9)

Если принять, что динамический коэффициент усиления дифференциального усилителя равен единице, то величина напряжения переключения, соответствующая границе помехоустойчивости, определится как

(10)

В связи с тем, что при переключении схемы из одного состояния в другое весь ток из транзисторов VT2 переходит в транзистор VT3 и наоборот, e >> I и

(II)


. (12)


Из (II) и (12) находят граничное значение напряжения переключения U12.

3. Определение уровней напряжения на выходе схемы. Из(I), (8) и (9) получаем

(13)


(14)


где

L – коэффициент объединения по выходу; N — коэффициент разветвления по выходу.

4. Определение запаса помехоустойчивости:

для уровня логической единицы

(15)


для уровня логического нуля

(16)


Основные параметры базовых элементов ПТТЛ, выполняющих логические операции стрелка Пирса, дизъюнкции, исключающая ИЛИ приведены в табл. 8.


Таблица 4

Основные параметры ПТТЛ-схем

	Логические схемы схема	Параметры
		Напряжение пита- ния E, B	Uвх1 min , B a	Uвх0 max , B	Uвых1 , B	Uвых0 , B	Iвх1 , мкА	Iвх0 , мА	Iвых0 , мА	IП , мА	td1 , нс	td2 , нс	P , мВт	N
	И/ И- НЕ	-5,2	-2,1	-0,45	-1,625	-0,72	0,5	365	32	20	2	2,9	104		10
	Исклю- чаю- щая ИЛИ	-5,2	-2,1	-0,45	-1,65	-0,81	0,5	365	32	62	2	7,5	322		10
	И-НЕ с боль- шим быстро-дейст- вием	-5,2	-2,1	-0,45	-1,85	-0,9	0,5	365	32	30	1,5	2,5	160		10

5. БАЗОВЫЕ УНИПОЛЯРНЫЕ МДП—СХЕМЫ
   

Основными компонентами униполярных схем являются транзисторы. Униполярными транзисторами называются полупроводниковые приборы, работа которых основана на модуляции сопротивления слоя полупроводникового материала поперечным электрическим полем. В настоящее время известны две разновидности схем: полевые транзисторы с управляющими p – n -переходами и транзисторы со структурой металл — окисел (диэлектрик) - полупроводник (МДП). Типовые структуры этих приборов приведены на рис. 6,а.





Рис. 6. Базовые униполярные схемы:

а – типовые структуры; б – статическая

схема; в – динамическая схема


Транзистор с управляющим p – n -переходом является трехполюсным полупроводниковым прибором. Он представляет собой p – n -переход, смещенный в обратном направлении, вдоль слоя которого между электродами стока и истока протекает ток основных носителей. В полевых транзисторах истоком называется электрод, от которого начинается движение основных носителей в канале, стоком — электрод, к которому направляются основные носителя, затвором - управляющий электрод. В транзисторах с управляющими p – n -переходами изменение проводимости канала осуществляется за счет изменения толщины слоя пространственного заряда p – n-перехода под действием напряжения, приложенного к управляющему электроду и смещающего p – n -переход в обратном направлении.

В МДП—транзисторах изменение проводимости граничного слоя между окислом и полупроводником происходит за счет наведения заряда подвижных носителей под действием напряжения, приложенного к затвору. МДП-транзиторы классифицируются на транзисторы со встроенными каналами и транзисторы с индуцированными каналами. В транзисторах со встроенными каналами канал между стоком и истоком создается технологическим путем. В транзисторах с индуцированными каналами последние наводятся под действием управляющего напряжения. Транзисторы со встроенными каналами могут работать в режимах обогащения и обеднения канала основными носителями, а транзисторы с индуцированными каналами — только в режиме обогащения граничного слоя окисел - полупроводник основными носителями. По типу проводимости каналов транзисторы делятся на транзисторы с каналами n - и р -типов. Схемы, состоящие одновременно из транзисторов

n – и р -типов, называются комплиментарными МДП-схемами (КМДП).

Рассмотрим более подробно работу МДП-транзистора. При заземленных стоке и истоке затвор управляет зарядом в канале. При подаче на затвор отрицательного напряжения условия в объеме кремния изменяются. По мере того как на затворе накапливается отрицательный заряд, свободные электроны, присутствующие в кремние n -типа, вытесняются из прилегающей к затвору области, и в ней образуется обедненный слой. При достижении определенной степени обеднения продолжающееся увеличение смещения затвора вызывает притяжение к поверхности кремния подвижных положительных заряженных дырок. Когда в области канала накопится достаточное количество дырок, тип проводимости поверхности кремния изменится с электронной на дырочную, т.е. произойдет инверсия типа проводимости. При этом две диффузионные области р —типа окажутся соединенными друг с другом посредством инверсного слоя с проводимостью р -типа, служащего каналом. Отсюда и название - МДП-транзистор с каналом р -типа. Подавая на затвор сигнал, можно модулировать количество носителей в области канала, так что затвор, по существу, регулирует ток, протекающий в канале. При малой величине напряжения на стоке инверсный слой распространяется на всю область канала, соединяя области истока и стока. При таких условиях ток стока зависит от напряжений на стоке и затворе. При постоянном напряжения на затворе повышение напряжения на стоке изменяет условия в области накала. Ток стока вызывает омическое падение напряжения вдоль канала. Причем полярность этого падения напряжения такова, что оно стремится противодействовать полю, создаваемому в слое окисла смещением затвора. Когда падение напряжения достигает величины, при которой поле уменьшается настолько, что инверсный слой больше не возникает, ток стока стремятся к постоянной величине, не зависящей от напряжения на стоке.

Следует сказать также о пороговом напряжении. Пороговое напряжение — это напряжение на слое окисла под затвором, необходимое и достаточное для начала формирования в канале инверсного слоя. При дальнейшем повышении напряжения на стоке МДП—транзистор переходит в состояние глубокого насыщения. Слишком большое напряжение стока может вызвать сквозное обеднение, что приведет к возникновению неконтролируемого тока.

Основные соотношения для МДП-транзисторов:

I) крутая область:



2) область насыщения:



Предельная частота переключения ограничивается паразитной емкостью:



где gm - крутизна характеристики; с - емкость слоя диэлектрика под затвором.

Особенностью МДП-структур является использование в них только униполярных транзисторов. Это связано с тем, что функции диффузионных транзисторов могут выполнять сами МДП—транзисторы; схемы на МДП—транзисторах — это схемы с непосредственными связями, и поэтому нет необходимости в конденсаторах связи; вследствие использования многотактных импульсов синхронизации отпадает необходимость в блокировочных конденсаторах.

Основные уравнения для расчета МДП-схем приведены в табл. 9.


Таблица 9

Основные уравнения для расчета МДП-схем

Параметры	Тип МДП-транзистора
	p - канал	n - канал
Тип проводимости подложки Полярность напряжения E Пороговое напряжение Uпор Объемный заряд в обедненной области QВ Эффективный заряд в окисле и на поверхности раздела Q0x Потенциал уровня Ферми ФF Изгиб зон в начале инверсии ФF Работа выхода электрона из металла в кремний ФMS Эффективная поверхностная подвижность µ Концентрация легирующей примеси в подложке Z Ширина канала w Длина канала l Пороговое напряжение Заряд в обедненной области Ток крутой области Напряжение пологой области	n - - + + + - - µp = + ZD	p + + - + - + - µp = - ZА

Для построении логических МДП ИС используются две базовые схемы: в одной из них входные МДП-транзисторы соединены последовательно, в другой — параллельно. Логические операции, выполняемые такими схемами, зависят от типа логики входных сигналов. Так как входное напряжение схемы с последовательно включенными входными транзисторами должно быть близко к нулю, когда два входных транзистора открыты, суммарное сопротивление входных транзисторов должно быть равно сопротивлению входного транзистора простейшего инвертора. Для уменьшении сопротивления размеры каждого из последовательно включенных транзисторов должны быть увеличены. По этой причине необходимо избегать применения последовательно включенных входных транзисторов везде, где это возможно. Схема с параллельно включенными входными транзисторами более гибкая, так как добавление параллельных транзисторов снижает результирующее выходное сопротивление, что дает довольно близкое к нулю выходное напряжение. Использование каскадов с последовательными и параллельными входными транзисторами значительно увеличивает гибкость логических МДП— схем.

Базовая комплиментарная КМДП-схема приведена на рис. 6, б.

Когда входы А и В имеют высокий потенциал (состояние “I”), VT1 и VT2 закрыты, а транзисторы VT3 и VT4 открыты, и на выходе схемы устанавливается низкий потенциал (состояние “0”). Если А, В или оба входа находятся в состоянии “О”, то транзисторы VT1 и VT2 открыты, а транзисторы VT3 и VT4 закрыты, и на выходе устанавливается высокий потенциал (состояние “I”). Таким образом, данная. схема работает как схема И-НЕ. Если в ней поменять местами p – и n -канальные транзисторы, то она будет выполнять функцию ИЛИ-НЕ.

Так как входное сопротивление МДП-транзистора составляет , то ток во входной цепи фактически не потребляется. В связи с тем, что один из двух транзисторов, связанных с каждым входом (т.е. VT1… VT3 и VT2… VT4), всегда находится в состоянии насыщения, входное сопротивление будет низким, а коэффициент разветвления по выходу - высоким. Кроме того, в статическом режиме один транзистор в каждой из цепей, проходящих от Е к “земле” (т.е. VT1… VT3 и VT2… VT4), всегда находится в режиме отсечки, и поэтому отсутствует утечка на “землю”. Потребляемая мощность связана лишь с утечкой в МДП—транзисторах, которая в отдельных схемах достигает нескольких нановатт. Однако в динамическом режиме паразитные емкости в схеме вызывают повышенное потребление мощности. При частоте переключения I МГц потребляемая мощность может увеличиваться до I мВт на схему. В серийно выпускаемых сериях КМДП напряжение источника питания Ес имеет диапазон от 3 до I5 В. При напряжении питания Еc = 5 В номинальные величины других параметров схемы следующие: статическая потребляемая мощность — I0 нВт на схему, коэффициент разветвления по выходу — 50, задержка сигнала — 70 нс, помехоустойчивость — до 40% от Ес. Схемы по уровню напряжения совместимы с ДТЛ— и ТТЛ—схемами.

Логические схемы, описанные выше, называются статическими, поскольку их нагрузочный транзистор всегда находится в открытом состоянии. Недостатком таких схем является то, что они имеют относительно высокую мощность рассеяния. Для ее уменьшения может быть использована периодическая коммутация U3 внешними трактующими сигналами. Если частота следования тактирующих импульсов достаточно высока, то существующее выходное состояние будет запоминаться благодаря наличию паразитной емкости С и не изменится за время паузы между тактирующими импульсами. При этом предполагается, что транзисторы закрыты, а к выходу подключена высокоомная нагрузка, например затвор следующего логического каскада. Подобные схемы называются динамическими. Пример такой схемы, выполняющей логическую операцию штрих Шеффера, приведен на рис. 6, в. Когда тактирующий сигнал UТ имеет отрицательный уровень, транзисторы VT3 и VT4 открыты. В зависимости от состояния входов конденсаторы С1 и С2 либо заряжены, либо разряжены. Когда UТ становится положительным, закрывается нагрузочный транзистор VT3. Однако, поскольку транзистор VT4 также закроется, напряжение на С2 не изменится. Транзистор VT4, называемый транзистором переноса, должен иметь достаточно высокое отношение сторон, чтобы его сопротивление, включенное последовательно с сопротивлением транзистора VT3 и емкостью нагрузки, существенно не повлияло на общее сопротивление цепи и чтобы не было потерь в скорости переключения.

Отметим, что выходные логические уровни определяются тем, что VT1, VT2 и VT3, подключены последовательно к источнику питания, и поэтому отношения сторон различных транзисторов должны сохранять точные пропорции.