Вопросы по дисциплине “Схемотехника”

Вид материалаДокументы
Подобный материал:
.Вопросы по дисциплине “Схемотехника”

  1. Классификация, основные параметры и характеристики логических элементов (ЛЭ).
  2. ЛЭ ДРЛ. Схема двухвходового конъюнктора ДРЛ. Принцип работы, временные диаграммы.
  3. ЛЭ ДТЛ с простым инвертором. Схема, принцип работы. Влияние емкости нагрузки на форму входных импульсов. Простые инверторы с открытым коллекторным выходом.
  4. ЛЭ ДТЛ со сложным инвертором. Схема, назначение элементов, принцип работы.
  5. ЛЭ ТТЛ с простым и сложным инвертором. Схема, назначение элементов, принцип работы. Режимы работы многоэмиттерного транзистора.
  6. Расширители в ЛЭ ТТЛ. Микросхема К155ЛР1: функциональный состав, назначение элементов, логическая функция выхода, назначение выводов.
  7. ЛЭ ТТЛ с тремя состояниями выхода. Схема, назначение элементов, принцип работы, области применения.
  8. Свойства токового переключателя на биполярных транзисторах.
  9. Базовый ЛЭ ЭСЛ 2 ИЛИ/2 ИЛИ–НЕ. Схема, функциональный состав, назначение элементов, принцип работы.
  10. Получение сложности логических функций в ЛЭ ЭСЛ путем объединения выходов выходных эмиттерных повторителей.
  11. Получение сложных логических функций в ЛЭ ЭСЛ путем объединения коллекторов транзисторов токовых переключателей.
  12. ЛЭ ЭСЛ ярусного типа.
  13. Схемотехника ЛЭ на МДП–транзисторах с одним типом электоропроводности каналов. Подключение свободных (незадействованных) входов.
  14. Инверторы на МДП–транзисторах с линейной и нелинейной нагрузками. Схемы, принцип работы.
  15. Схема и принцип работы инвертора на КМДП–транзисторах.
  16. Схемы ЛЭ И–НЕ и ИЛИ–НЕ на КМДП–транзисторах. Подключение свободных входов.
  17. Асинхронные одноступенчатые RS–триггеры с потенциальным управлением. Синтез на ЛЭ И–НЕ и ИЛИ–НЕ. Таблицы истинности.
  18. Синхронный одноступенчатый RS–триггер с потенциальным управлением. Таблица истинности. Синтез.
  19. Синхронный одноступенчатый D–триггер с потенциальным управлением. Таблица истинности. Синтез.
  20. Двухступенчатые RS–триггеры, выполненные по схеме MS. Схемы, принцип работы.
  21. Параллельные регистры с однофазной и парафазной записью информации. Многоканальные регистры. Схема, принцип работы.
  22. Сдвиговые (последовательные) регистры. Схемы, принцип работы. Реверсивные регистры.
  23. Параллельно–последовательные регистры. Схемы, режимы работы.
  24. Принцип построения суммирующих и вычитающих счетчиков.
  25. 4–разрядный суммирующий двоичный счетчик с последовательным переносом на синхронных двухступенчатых JK–триггерах. Схема, принцип работы, временные диаграммы.
  26. Счетчики импульсов с параллельным занесением информации. Схема, принцип работы.
  27. Неполные одноразрядные двоичные сумматоры. Синтез схемы сложения по модулю 2.
  28. Полные одноразрядные двоичные сумматоры. Таблица истинности. Синтез.
  29. Структурная схема параллельного многоразрядного сумматора. Принцип одновременного формирования межразрядных переносов.
  30. АЛУ К155ИПЗ. Принцип выполнения логических и арифметических операций.
  31. Дешифратор. Таблица истинности. Уравнения выходов. Синтез полного линейного дешифратора “3–8”.
  32. Многоступенчатые прямоугольные дешифраторы. Принципы построения.
  33. Демультиплексор. Таблица истинности, переключательная функция (уравнения выходов). Режимы работы ИМС К155ИДЧ.
  34. Мультиплексоры. Таблица истинности и переключательная функция. Синтез мультиплексора “4–1”.
  35. Применение мультиплексоров в качестве генератора логических функций.
  36. Шифраторы. Синтез неполного шифратора “10-4”.
  37. Приоритетные шифраторы. Синтез приоритетного шифратора “8–3”.
  38. Структурная схема, основные параметры и характеристики интегральных операционных усилителей (ОУ).
  39. Инвертирующий усилитель и инвертирующий сумматор на основе ОУ. Схема, вывод выражений для выходных напряжений.
  40. Неинвертирующий усилитель и неинвертирующий сумматор на основе ОУ. Схемы, вывод выражений для выходных напряжений.
  41. Разностный (дифференциальный), дифференцирующий и интегрирующий усилители на основе ОУ. Схема, вывод выражений для выходных напряжений.
  42. Логарифмический и антилогарифмический усилитель на основе ОУ. Схемы, вывод выражений для выходных напряжений.
  43. Цифроаналоговый преобразователь, работающий по принципу суммирования весовых токов. Структурная схема, принцип работы.
  44. Аналого–цифровые преобразователи (АЦП). Дискретизация сигналов по времени и по уровню. Шаг квантования. Ошибка (шум) квантования.
  45. Последовательные АЦП с единичным приближением. Структурная схема, принцип работы, время преобразования.
  46. Параллельные АЦП. Структурная схема 3–разрядного параллельного АЦП. Назначение элементов, принцип работы, достоинства и недостатки.
  47. Структурные схемы ЗУ с произвольной выборкой.
  48. Элементы памяти статических ОЗУ на биполярных транзисторах. Схемы, принцип работы в режимах записи, хранения и считывания информации.
  49. Элементы памяти статических ОЗУ на МДП– и КМДП–транзисторах. Схемы, принцип работы в режимах хранения, записи и считывания информации.
  50. Программируемые и репрограммируемые ПЗУ. Принцип работы, элементы памяти.
  51. Элементы памяти ЗУ динамического типа. Схемы, принцип работы в режимах записи, хранения и считывания информации.
  52. Типы ЗУ. Их основные параметры. Классификация ЗУ.