Вопросы по курсу «схемотехника эвм»

Вид материалаДокументы
Подобный материал:
Вопросы по курсу «СХЕМОТЕХНИКА ЭВМ»

ИДО

  1. Понятие интегральной схемы. Типы интегральных схем (ИС) по технологическому признаку. Составляющие стоимости ИС и пути ее уменьшения. Классификация ИС по степени интеграции.
  2. Типы выходов ИС (с открытым коллектором, с открытым эмиттером, с тремя состояниями).
  3. Базовый элемент транзисторно-транзисторной логики (принципиальная схема, работа элемента). Каким состоянием выходного каскада ИС определяется нагрузочная способность элемента ИС ТТЛ?
  4. Базовый элемент ИС на транзисторах Шотки (принципиальная схема, отличия от классических ТТЛ). Почему в выходном каскаде ТТЛ ИС возникают броски тока и как с ними бороться?
  5. Подключение неиспользуемых логических элементов и входов ИС ТТЛ. Снижение нагрузок на выходах логических элементов. Подключение светодиодов.
  6. Цифровые ИС на n-MOП и p-МОП структурах (принципиальная схема инвертора, работа; принципиальная схема базового элемента, его работа).
  7. Цифровые ИС на КМОП-структурах (принципиальная схема инвертора и его работа; принципиальная схема элемента ИЛИ-НЕ и его работа). Особенности применения ИС КМОП.
  8. Достоинства и недостатки ИС КМОП. Согласование ИС ТТЛ-уровней с ИС КМОП, ИС КМОП с ИС ТТЛ-уровней.
  9. Синтез схемы одноразрядного сумматора (таблица функционирования, СДНФ функций суммы и переноса, принципиальная схема одноразрядного сумматора на элементах И-НЕ, обозначение на функциональной схеме).
  10. Сумматоры групповой структуры (групповой сумматор с цепным переносом, сумматор с условным переносом, сумматор с параллельным и межгрупповым переносом).
  11. Реализация мультиплексоров (назначение, таблица функционирования, мультиплексная формула, реализация мультиплексора 4-1 на элементах И-НЕ).
  12. Схемотехническая реализация двоичных дешифраторов (описание функционирования, обозначение на функциональной схеме, схема дешифратора 3-8 на элементах И).
  13. Компараторы (определение компаратора, выражения для компаратора: признак равенства разрядов, признак неравенства разрядов, признак равенства слов; принципиальная схема четырехразрядного компаратора на основе сумматора).
  14. Двоичные и приоритетные шифраторы (назначение двоичного шифратора, его условное обозначение на функциональной схеме; функция, выполняемая приоритетным шифратором, таблица функционирования восьмиразрядного приоритетного шифратора, выражения для выходов приоритетного шифратора, обозначение на функциональной схеме приоритетного шифратора).
  15. Матричные умножители (математические выражения, схема множительно-суммирующего блока для четырехразрядных сомножителей, увеличение разрядности до 4х4 из двух 4х2).
  16. Организация контроля правильности функционирования устройств обработки данных (контроль чётности, мажоритарные схемы голосования, код Хэмминга - принципиальные схемы, таблицы функционирования).
  17. Асинхронный и синхронный (тактируемый) RS-триггеры (схемы на элементах И-НЕ, ИЛИ-НЕ, таблицы функционирования и временные диаграммы, время задержки).
  18. Классификация, краткое описание и сводная таблица функционирования триггеров.
  19. Последовательные сдвигающие регистры.
  20. Двоичные счетчики.


ЛИТЕРАТУРА
  1. Бойко В. Схемотехника электронных систем. Цифровые устройства. – СПб.: БХВ-Петербург, 2004. – 512 с.
  2. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. - Л.: Энергоатомиздат. Ленингр. отделение, 1986. – 280 c.
  3. Угрюмов Е.П. Цифровая схемотехника: Учеб. пособие для вузов. – 2-е изд.– СПб.: БХВ-Петербург, 2007. – 800 с.
  4. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ. Учебное пособие для вузов. М.: Высшая школа, 1987. – 318 c.
  5. Цифровые интегральные микросхемы : Справочник / П. П. Мальцев, Н. С. Долидзе, М. И. Критенко, С. Н. Пономарев. — М. : Радио и связь, 1994. — 240 с.


ДОПОЛНИТЕЛЬНАЯ
  1. Прянишников В.А. Электроника: Полный курс лекций. – 5-е изд. – СПб.: КОРОНА принт; М.: Бином-Пресс, 2006 – 416 с.




tpu.ru/edu/df/schem/method.php