Компьютерная схемотехника
Методическое пособие - Компьютеры, программирование
Другие методички по предмету Компьютеры, программирование
Компьютерная схемотехника
Содержание
1. ВВЕДЕНИЕ
2. ДИСКРЕТИЗАЦИЯ АНАЛОГОВЫХ СИГНАЛОВ
2.1 Квантование по уровню
2.2 Квантование по времени
2.3 Квантование по уровню и по времени
2.3.1 Расчет погрешности АЦП
2.3.2 Выбор величины шага квантования по времени
3. ПРИМЕНЕНИЕ АЛГЕБРЫ ЛОГИКИ (БУЛЕВОЙ АЛГЕБРЫ) ПРИ АНАЛИЗЕ И СИНТЕЗЕ ЦИФРОВЫХ ЭЛЕКТРОННЫХ УСТРОЙСТВ
3.1 Определение и способы задания переключательных функций
3.2 Переключательные функции одной переменной (n=1)
3.3 Переключательные функции двух переменных (n=2)
3.4 Базисные логические функции
3.5 Принцип двойственности булевой алгебры
3.6 Основные тождества булевой алгебры
3.7 Основные законы и теоремы булевой алгебры
3.7.1 Законы
3.7.2 Теоремы
3.8 Совершенная дизъюнктивная нормальная форма (СДНФ) записи булевых выражений
3.9 Дизъюнктивная нормальная форма (ДНФ)
3.10 Совершенная конъюнктивная нормальная форма (СКНФ) записи булевых выражений
3.11 Конъюнктивная нормальная форма (КНФ)
3.12 Минимизация логических функций
3.12.1 Алгебраический способ минимизации ПФ
3.12.2 Минимизация ПФ с использованием диаграмм Вейча (карт Карно)
3.12.2.1 Минимизация ПФ с помощью диаграмм Вейча
3.12.2.1.1 Общие правила минимизации
3.12.2.1.2 Примеры минимизации ПФ с помощью диаграмм Вейча
3.12.2.2 Минимизация ПФ с помощью карт Карно
4. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
4.1 Инвертор (логический элемент НЕ)
4.2 Конъюнктор (логический элемент И)
4.3 Дизъюнктор (логический элемент ИЛИ)
4.4 Повторитель
4.5 ИНЕ
4.6 ИЛИНЕ
4.7 Исключающее ИЛИ
4.8 Сложение по модулю два (нечетность)
4.9 Сложение по модулю два с отрицанием (четность)
4.10 Эквивалентность
4.11 Неэквивалентность
4.12 ИИЛИНЕ
4.13 Запрет
4.14 Логические элементы с открытым коллектором
4.15 Логические элементы с третьим состоянием
5. РЕАЛИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ в разных базисах
5.1 Базисные наборы ЛЭ и их взаимосвязь
5.2 Реализация логических функций в различных базисах
5.2.1 Реализация элемента “Равнозначность” (исключающее ИЛИ - НЕ)
5.2.2 Реализация элемента “Неравнозначность” (исключающее ИЛИ, сумма по модулю два)
5.2.3 Реализация элемента “Запрет”
5.2.4 Реализация многобуквенных логических функций на элементах с небольшим количеством входов
6. ПАРАМЕТРЫ И ХАРАКТЕРИСТИКИ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ (ИМС)
6.1 Коэффициент объединения по входу (Коб)
6.2 Коэффициент разветвления по выходу (Краз)
6.3 Статические характеристики
6.4 Помехоустойчивость
6.5 Динамические характеристики и параметры
6.6 Вид реализуемой логической функции
6.7 Потребляемые токи и мощность
6.8 Входные и выходные токи, напряжения
6.9 Пороговые напряжения
6.10 Допустимые значения основных параметров
7. БАЗОВЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ
7.1 Базовый ТТЛ (ТТЛШ) - элемент И-НЕ
7.2 Базовый ЭСЛ - элемент ИЛИ/ИЛИ-НЕ
7.3 Базовый КМОП-элемент ИЛИ-НЕ
8. ГЕНЕРАТОРЫ ТАКТОВЫХ ИМПУЛЬСОВ (ГТИ) на логических элементах
8.1 ГТИ на двух инверторах
8.2 ГТИ на 3-х инверторах
9. ФУНКЦИОНАЛЬНЫЕ УСТРОЙСТВА КОМПЬЮТЕРНОЙ (ЦИФРОВОЙ) ЭЛЕКТРОНИКИ
9.1 Комбинационные цифровые устройства (КЦУ)
9.1.1 Анализ и синтез КЦУ
9.1.1.1 Анализ КЦУ
9.1.1.2 Синтез КЦУ
9.1.2 Типовые КЦУ
9.1.2.1 Шифраторы и дешифраторы
9.1.2.1.1 Шифраторы двоичного кода
9.1.2.1.2 Шифраторы двоично-десятичного кода
9.1.2.1.3 Дешифраторы двоичного кода
9.1.2.1.4 Дешифратор BCD-кода в семисегментный код
9.1.2.1.4.1 Семисегментные индикаторы на светодиодах
9.1.2.2 Мультиплексоры и демультиплексоры
9.1.2.2.1 Мультиплексоры
9.1.2.2.2 Демультиплексоры
9.1.2.2.3 Мультиплексорыселекторы (мультиплексоры-демультиплексоры)
9.1.2.3 Сумматоры и полусумматоры
9.1.2.4 Устройства контроля четности (УКЧ)
9.1.2.5 Цифровые компараторы
9.1.3 Использование для проектирования КЦУ мультиплексоров, дешифраторов и постоянных запоминающих устройств
9.1.3.1 Построение КЦУ на мультиплексорах
9.1.3.2 Построение КЦУ на дешифраторах
9.1.3.3 Построение КЦУ на постоянном запоминающем устройстве (ПЗУ)
9.2 Последовательностные цифровые устройства
9.2.1 Триггеры
9.2.1.1 Триггеры на логических элементах
9.2.1.1.1 RS - триггеры
9.2.1.1.1.1 Асинхронные RS - триггеры
9.2.1.1.1.2 Синхронные RS - триггеры
9.2.1.1.2 Т-триггеры (триггеры со счетным входом)
9.2.1.1.3 D-триггеры (триггеры задержки)
9.2.1.1.4 JK-триггеры
9.2.1.2 Триггеры в интегральном исполнении
9.2.2 Регистры
9.2.2.1 Параллельные регистры
9.2.2.2 Последовательные (сдвигающие) регистры
9.2.2.3 Регистры сдвига
9.2.2.4 Последовательно-параллельные и параллельно-последовательные регистры
9.2.2.5 Регистры в интегральном исполнении
9.2.3.1 Асинхронный суммирующий двоичный счетчик с последовательным переносом
9.2.3.2 Асинхронный вычитающий двоичный счетчик с последовательным переносом
9.2.3.3 Асинхронные реверсивные двоичные счетчики с последовательным переносом
9.2.3.4 Синхронный счетчик со сквозным переносом
9.2.3.5 Десятичные счетчики
9.2.3.6 Счетчики в интегральном исполнении
9.2.4 Делители частоты
9.2.5 Распределители
10. СВЯЗЬ МП-РА И ОМЭВМ С АНАЛОГОВЫМ ОБЪЕКТОМ УПРАВЛЕНИЯ И С ПК
10.1 Структура типичной локальной микропроцессорной системы управления (ЛМПСУ)
10.1.1 Назначение и схемная реализация отдельных узлов ЛМПСУ
10.1.1.1 Аналоговый мультиплексор (АМПС)
10.1.1.2 Ус