Техническая диагностика средств вычислительной техники
Методическое пособие - Компьютеры, программирование
Другие методички по предмету Компьютеры, программирование
?ропроцессоров семейства 80х86 и Pentium приведены в таблице 1.1.
Таблица 1.1. Сравнительные характеристики однокристальных CPU семейства 80х86.
Тип микропроцессораКоличество выводовFтакт МГцРазрядность адр/днБыстродействие mipsСкорость обмена МВ/секТранзисторов
в одном кристалле
1038086401020/160,331,4298088401020/80,330,72980286682524/161,28,013480386DX1324032/326,066,027580386SX1003324/164,530,027580486DX1685032/3220,0106120080486SX1683332/3216,5-118580486DX216850/6632/3254-1300Pentium273 и более>10032/64>112>5283100 и более
Контрольные вопросы.
1. В чем состоят особенности архитектуры CISC микропроцессора?
2. В чем достоинства и недостатки архитектуры RISC?
3. Какая архитектура микропроцессора свободна от недостатков CISC и RISC?
4. Как работает система с архитектурой MISC?
5. В чем особенности однокристальных микропроцессоров?
6. Что такое однокристальная микро-ЭВМ?
6. В чем достоинства секционных микропроцессоров?
8. Какую разрядность адреса/данных имеют микропроцессоры i386, i486?
9 В чем основное отличие микропроцессоров типа "Pentium"?
1.4.3.2). Структурная схема и функциональный набор сигналов управления CPU i386.
Структурная схема микропроцессора i386 приведена на рисунке 1.4.
сигналы сигналы
адресов и данных: управления шиной:
/BE[3/0] A[31/02] D[31/00] W/R#, D/C#, M/IO#,/LOCK
^ /\ /\ /ADS,/NA,/BS16,/READY
¦ ¦¦ ¦¦ ^
¦ ¦¦ ¦¦ ¦ --------------¬
---+--------++-------++----------------+--¬ ¦ P U ¦
¦ ¦-->+-------------+
¦ B I U ¦ ¦ очередь ¦
¦ ¦ ¦ команд 16б ¦
L--------------------------T--------------- L------T-------
¦ -------+------¬
- - - - - - - - - - - - - - ¦ - - - -¬ ¦ I D U ¦
---------------------¬ ¦ +-------------+
¦ ¦ ---------------¬¦ ¦¦ очередь МкК +--¬
¦PAG ¦КЭШ стр.дескр.¦¦<---+ ¦ 31x100 бит ¦ ¦
¦ ¦ L---------------¦ ¦ ¦ L-------------- ¦
L-----------T--------- ¦ ---------------¬ ¦
¦ ¦ ¦¦ E U ¦ ¦
-----+-------------+---¬ +--------------+ ¦
¦ ¦ -----------------¬¦ ¦ ¦-------------¬¦ ¦
MMU ¦ SU ¦ КЭШ сегм. дескр.¦ ¦¦файл 32р Рг ¦¦ ¦
¦ ¦ L-----------------¦ ¦ ¦L-------------¦ ¦
L------------------T---- ¦-------------¬¦ ¦
L - - - - - - - - - - - - - ¦ - - - -- ¦¦ А Л У 32𠦦 ¦
---------------¬ ¦ ¦L-------------¦ ¦
¦ устройство ¦¦-------------¬¦ ¦
¦ защиты памяти¦ ¦¦сдвигат. 64𦦠¦
L--------------- ¦L-------------¦ ¦
микрооперации L--------------- ¦
^ ^ ^ ^ ^ ^ ¦
-------------+--+--+--+--+--+------------¬ ¦
¦ управление микропроцессором ¦<----------------
L--------------------------------------T--
^ ^ ^ ^ ^ ^ ^ ¦
¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦
PE REQ ¦ /ERROR ¦ NMI ¦ ¦ v
/BUSY /RESET INTR HOLD HLDA
L------------------------------ L----------
сигналы управления сигналы
микропроцессором арбитража
Рисунок 1.4. Структурная схема микропроцессора i386.
*) Термин ДЕСКРИПТОР в блоке MMU означает ключевое слово, описатель адреса страницы или сегмента и содержит физический адрес эквивалент логического (математического) адреса в команде.
Описание функций блоков микропроцессора.
1. BIU (Bus Interface Unit) устройство сопряжения с шиной. Системная шина осуществляет обмен информацией между CPU и подсистемами ВС.
2. PU (Prefetch Unit) устройство предварительной выборки команд, представлено узлом управления конвейером команд и 16-битовым стеком команд дисциплины FIFO (First Input First Output: первым пришел первым вышел).
3. IDU (Instruction Decode Unit) устройство декодирования команд, состоит из:
- декодера команд, осуществляющего дешифрацию полей команд первой ступени (определение типа и формата команды) и
- стековой памяти из 31-го 100-битовых полей, дисциплины FIFO, определяющих собственно набор микроопераций выполняемых команд. Стеки PU и IDU программно недоступны.
4. EU (Execution Unit) устройство обработки данных, предназначено для хранения и обработки данных, выполнения команд и формирования кодов состояний CPU. EU включает в себя группу (файл)
32-битовых регистров:
1) EAX аккумулятор;
2) EBX адресный регистр базы данных;
3) ECX счетчик операций цикла;
4) EDX 64-Кбайтный адрес порта ПУ, либо адрес хранения старшей половины операнда в командах умножения и деления;
5) AX, BX, CX, DX регистры хранения адресов 16-битовых операндов;
6) AL, AH, BL, BH, CL, CH, DL, DH регистры хранения адресов 8-битовых операндов;
7) ESP и EBP гр?/p>