Разработка системы сжатия эхо-сигналов различной длительности
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
?я к спецфакторам;
стоимость микросхем.
Таким образом, реализация устройства на микросхемах будет достаточно сложна и не дешева из-за своей громоздкости, потребляемой мощности, отсутствия возможности программирования и затрат на производство. Реализация устройства на микропроцессоре также нецелесообразна, поскольку при использовании микропроцессора будет тратиться достаточно много времени для обращения к внешней памяти для считывания выполняемой программы и данных.
Альтернативой микросхемам и микропроцессору в данном случае может послужить ПЛИС. Учитывая данные критерии отбора, для реализации устройства сжатия остановимся на элементной базы фирмы Altera и САПР Qaurtus II v. 9.0, поскольку САПР фирмы Altera гораздо более доступны для пользователей, нежели, например, аналогичные САПР Xilinx. Наличие качественных САПР и общепринятых индустриальных стандартов (JTAG) даёт возможность конфигурирования микросхем ПЛИС напрямую из САПРа, что делает процесс проектирования удобным, быстрым, обеспечивает возможность переноса проекта на различные микросхемы ПЛИС, причем процесс разработки аппаратно независим. Сделаем свой выбор в пользу семейства микросхем серии EP2C70 , поскольку данное семейство микросхем, по заявлению разработчиков, создавалось и оптимизировалось с учетом возможности эффективной реализации алгоритмов ЦОС и является достаточно высокопроизводительным. Максимальная тактовая частота для данной серии составляет около 260 МГц. В техническом задании задано период следования отсчётов t = 0.833 мкс, иначе, тактовая частота составляет f = 1/ 0.833 мкс = 1.2 МГц. Поэтому возможность данной серии по тактовой частоте превышает необходимые требования к техническому заданию.
Особенности микросхем семейства CYCLONE II (EP2C)
Расширеные возможности встроенных блоков памяти.
Высокая логическая емкость. Логический массив позволяет реализовать цифровые функций общего назначения:
oОт 4,608 до 68,416 логических элементов;
oДо 1,152 Кбит внутренней памяти ПЛИС, которые могут быть использованы без уменьшения логической емкости;
Решение по низкой цене для высокопроизводительных приложений;
Особенности системного уровня:
oMultiVolt I/O контакты могут управлять или управляться устройствами с напряжением питания 1.5В, 1.8В, 2.5В или 3.3В;
oНизкое энергопотребление;
oПроизводительность двунаправленных контактов Ввода/Вывода до 260 МГц;
oПолная совместимость с PCI Local Bus Specification, Revision 3 для 3.3В при 33МГц или 66МГц;
oПолная совместимость с PCI Express x1
oПолная совместимость PCI-X1 133 МГц;
oПоддержка высокоскоростной внешней памяти, включая DDR и DDRII;
oВстроенная схема граничного сканирования JTAG совместимая с IEEE 1149.1-1990, доступна без использования дополнительной логики;
oВычислительное ядро микросхемы работает от напряжения питания 1.2В;
oНеограниченное число реконфигураций от внешних загрузочных ПЗУ, с помощью контроллера или через JTAG порт;
oСпециальные цепи для тактирующих сигналов (до 16 глобальных тактирующих цепей);
oПолный 100% функциональный тест всех микросхем;
Организация программируемых межсоединений:
oFastTrack межсоединения - непрерывная линии связи, обеспечивающие быстрые и предсказуемые задержки;
oЦепи переноса, позволяющие быстро выполнять арифметические функции сложения, счета и сравнения (автоматически используются программным обеспечением и мегафункциями);
oЦепи каскадирования, позволяющие выполнять реализовывать высокоскоростные логические функции с большим количеством переменных (автоматически используются программным обеспечением и мегафункциями);
oЭмуляция третьего состояния, позволяющая реализовывать внутренние шины с высокоимпедансным состоянием;
Особенности контактов Ввода/Вывода:
oУправление третьем состоянием для каждого контакта;
oФункция открытого коллектора (стока) для каждого контакта Ввода/Вывода;
oПрограммируемая скорость изменения фронта выходного сигнала позволяет уменьшать шумы при переключении;
oПрограммируемые clamp диоды, подключающиеся к VCCIO;
oПоддержка горячего включения (возможность задания произвольной последовательности подачи сигналов и напряжений питания);
Доступны корпуса с количеством контактов от 144 до 896, включая FineLine BGA корпуса;
Дополнительные возможности по вводу проекта и моделированию обеспечиваются использованием файлов списка соединений EDIF 200 и 300, библиотеки параметризированных модулей (LPM), компонентов DesignWare, Verilog HDL, VHDL, других интерфейсов с популярными EDA средствами от производителей Cadence, Mentor Graphics, OrCAD, Synopsys и Synplicity.
Сравнение микросхем типа CYCLONE II приведено в таблице 4.1.
Таблица 4.1
Ресурсы ПЛИСEP2C5EP2C8(A)EP2C20(A)EP2C35EP2C50EP2C70Логический объем и быстродействиеКол-во логических элементов4,6088,25618,75233,21650,52868,416Объем встроенного ОЗУ (Кбит)1201662404845941,152Показатели быстродействия (speed grade)-6, -7, -8ОсобенностиПоддержка синтезируемых процессорных ядерNiosIIКол-во встроенных умножителей 18 x 18-бит / 9 x 9-бит13/2618/3626/5235/7086/172150/300Регистры ввода-вывода в элементах ввода-вывода++++++Блоки двухпортового ОЗУ ++++++Кол-во глобальных и локальных цепей тактирования8816161616Кол-во PLL / выходов PLL2/62/64/124/124/124/12ДоступностьДоступность в индустриальном температурном исполнении++++++Доступность в бессвинцовом исполнении++++++Ресурсы ПЛИСEP2C5EP2C8(A)EP2C20(A)EP2C35EP2C50EP2C70Подсистема ввода-выводаПоддерживаемые уровни напряжения ввода-вывода (B)1.5, 1.8, 2.5, 3.3Поддерживаемые стандарты ввода-выводаLVDS,RSDS,Mini-LVDS,LVPECL,Differential SSTL-18 (I & II),Differential SSTL-2 (I & II),1.5-V D