Проектирование комбинационной схемы проверки четности 2-х байтовой посылки
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
Оглавление
АННОТАЦИЯ
. ТЕХНИЧЕСКОЕ ЗАДАНИЕ
. РАЗРАБОТКА ЛОГИЧЕСКОЙ СХЕМЫ
. РАЗРАБОТКА ТЕХНОЛОГИЧЕСКОГО МАРШРУТА И РЕЖИМОВ ТЕХНОЛОГИЧЕСКИХ ОПЕРАЦИЙ
.1 Технологический маршрут
.2 Графичесое изображение стадий процесса
.3 Выбор легирующей примеси
.4 Выращивание эпитаксиального слоя кремния
.5 Раiет профилей распределения примеси и времени высокотемпературных процессов
.5.1 Определение концентраций в подложке и эпитаксиальном слое
.5.2 Определение профилей распределения примеси в неоднородно легированных слоях
.5.3 Окисление
.5.4 Результаты раiета параметров высокотемпературных процессов
.6 Профили распределения примеси
.7 Раiет конструкционно-технологических ограничений
.8 Фотошаблоны
. МОДЕЛИРОВАНИЕ ИНТЕГРАЛЬНОГО БИПОЛЯРНОГО ТРАНЗИСТОРА
.1 Определение ширины области пространственного заряда p-n - переходов
.2 Раiет барьерных емкостей p-n переходов
.3 Раiет параметров модели Гуммеля - Пуна
.3.1 Раiет тока насыщения
.3.2 Раiет токов генерации - рекомбинации
.3.3 Раiет времени пролета носителей заряда через базу
.3.4 Раiет характеристических токов IKF и IKR
.3.5 Раiет напряжения Эрли
.3.6 Раiет чисел Гуммеля для базы и эмиттера
.3.7 Раiет коэффициента передачи тока базы в нормальном режиме
.3.8 Раiет коэффициента передачи тока базы в инверсном режиме
.3.9 Раiет параметров эффекта квазинасыщения
.3.10 Раiет сопротивлений транзистора
.4 Моделирование параметров интегрального транзистора в программе физико-топологического моделирования TCad
.5 Экстрагирование параметров модели Гуммеля - Пуна
.5.1 Нахождение IS, NF
.5.2 Нахождение IKF и IKR
.5.3 Нахождение ISE и NE, ISC и NC
.5.4 Нахождение VAF и VAR
.5.5 Нахождение BF и BR
.5.6 Нахождение RC
.5.7 Нахождение RB
.5.8 Нахождение времени переноса носителей
.6 Анализ полученных результатов
. РАЗРАБОТКА БАЗОВОЙ ЯЧЕЙКИ ТТЛ
.1 Принципиальная электрическая схема элемента
.2 Раiет номиналов резисторов
.3 Раiет геометрических размеров резисторов
.4 Раiет номиналов паразитных элементов
.5 Моделирование базовой ячейки в Micro-cap
.6 Топология базовой ячейки
.7 Топология кристалла
Заключение
Список литературы
АННОТАЦИЯ
В работе представлены результаты проектирования комбинационной схемы проверки четности 2-х байтовой посылки. В ходе работы смоделирована логическая схема устройства, разработан технологический маршрут производства интегрального транзистора, найдены конструктивно-технологические ограни
В работе представлены результаты проектирования комбинационной схемы проверки четности 2-х байтовой посылки. В ходе работы смоделирована логическая схема устройства, разработан технологический маршрут производства интегрального транзистора, найдены конструктивно-технологические ограничения. Проведен раiет параметров модели Гуммеля-Пуна, которые использовались для моделирования работы транзистора, и построенной на его основе, базовой ячейки в программе Micro-cap. Приведены топологические чертежи базовой ячейки и разводки кристалла.
транзистор программа ячейка кристалл
1. ТЕХНИЧЕСКОЕ ЗАДАНИЕ
Сконструировать комбинационную схему проверки на четность 2-х байтовой посылки. Схему выполнить в базисе ТТЛ, используя изоляцию V канавками.
Технологическая норма 2 мкм.
Необходимо сконструировать интегральный транзистор в соответствии конструкционно технологическим вариантом №8, электрические и топологические параметры транзистора приведены в таблице 1.1
Таблица № 1.1.
Конструкционно-технологический вариант №8№Функции слояТип проводимостиТолщина, мкмУд. Сопротивление Ом/кв1Подложкаp40040(51.0)2Скрытый слойn+1,60.53083Эпитаксиальный слойn20.4(0.60.1)4Разделительные областиp+30.62585Глубокий коллекторn+2.50.62586База активнаяp0.50.15300607Эмиттерn++0.250.053068Защитный слой-0.60.1-9Металлизация-0.70.1-
2. РАЗРАБОТКА ЛОГИЧЕСКОЙ СХЕМЫ
Для выполнения данной задачи, необходимо проверить все 16 разрядов пришедшего на вход числа. Для упрощения задачи будем выполнять проверку по частям, проверяя разряды попарно. Для этого воспользуемся функцией "Исключающее или".
Таблица истинности функции "Исключающее или":
Таблица № 2.1.
abf000011101110
Если в проверяемых разрядах есть одна единица, то есть нечетность, на выходе формируется 1, Если на входе будет два нуля или две единицы - четность, на выходе формируется 0. Далее после двух блоков проверяющих первые 4 разряда попарно мы ставим третий аналогичный блок, который проверяет выходы с первых двух. Если f1 и f2 выходные функции двух первых блоков, тогда на третьем блоке будем иметь функцию f2.
Таблица № 2.2.
f0f1f2000011101110
Как видно из таблицы № 2.2, f2 также реализуется функцией "исключающее или".
Логическая схема элемента, выполняющего функцию "исключающее или" представлена на рис. 2.1. Схему можно посторить на элементах И-не и инверторах.
Рис.2.1 Логическая схема элемента "исключающее или"
Для проверки схемы подадим на входы А и В сигналы "0" и "1". При совпадении сигналов на выходе формируется "0" , соответствующий четности , при несовпадении - "1" - соответствующая нечетности сигналов.
Рис.2.2 Реакция схемы "исключающее или" на входные импульсы
Проводя попарно сравнение разрядов, получим схему для проверки четности 2-х байтовой посылки (рис.3), состоящей из блоков элементов "исключающее или".
Рис. 2.3 Схема для проверки четности 2-х байтовой посылки
Рис. 2.4 Осциллограммы схемы для проверки четности 2-х байтовой п