Підключення модуля пам'яті до мікропроцессора
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
мікросхеми КР580ГФ24 формують OSC з частотою 18МГц і Ф2 з періодом 0,5 мкс. Вихідними для контролера є також сигнали MWTC, MRDC, INH1, що надходять із шини керування.
Сигнали керування мультиплексором формують регістр DD1 і схему керування режимом звертання до модуля ОЗП на елементах DD2, DD3. У разі звертання до ОЗП на виході DD3.1 зявляється 1, що по попередньому фронту Ф2записуеться в DD2.1 і зявляється на виході цього тригера. Другий тригер DD2.2 зберігає свій стан "0" маючи на iнверсному виходi "1". Тому вихід DD3.4 переходить у стан "0" і забезпечує REF = 0, за якого мультиплексор комутує на адресні входи ОЗП адреси рядків Аx і стовпців Ау. Введення цих адрес у мікросхему здійснюють сигнали RAS і CAS, які формують регістр DD1 і додаткові логічні елементи DD4.1, DD5.1 так, щоб була виконана вимога зсуву в часі сигналу CAS відносно RAS. Одночасно із зазначеними сигналами в режимі звертання формуються сигнали СЕ = 1 і OE = О (при MRTC = 0), що забезпечують обмін модуля ОЗП із шиною через шинний формувач для запису в ОЗП (СЕ = 1, ОЕ = 1 і вихід вимкнений) і зчитування з ОЗП (СЕ = 1, ОЕ = 0) інформації. У кінці циклу звертання до ОЗП контролер формує сигнал регенерації REF = 1, що через мультиплексор комутує виходи лічильника DD6, DD7 на адресні входи ОЗП й у такий спосіб забезпечує регенерацію інформації в ЕП рядка кожної мікросхеми памяті. Після закінчення сигналу REF лічильник адреси регенерації переходить у наступний стан і формує на своїх виходах адресу чергового рядка.
2. Розробка програми
2.1 Мова програмування Асемблер
Система команд МП складає 78 базових команд, які можуть бути розділені на пять груп: команди передачі даних(використовуються для передачі даних з регістра в регістр, з памяті в регістр з регістра в память); арифметичні команди(використовуються для додавання, віднімання, інкремента або декремента складового регістрів або комірки памяті); логічні команди І, АБО, виключаюче АБО, порівняння, зсуви; команди переходів (використовуються для умовних і безумовних переходів, виклику підпрограм і повернення до них), команди керування, вводу/виводу і роботи зі стеком (використовуються для керування перериванням, регістром ознак, вводу і виводу інформації).
В мікропроцесорі КР580ВМ80А прийнятий формат інформаційного слова, представляючого собою 8-розрядне двійкове слово (байт). Формат інформаційного слова (даних):
де D7 старший розряд слова, D0 молодший розряд слова. Відємні числа зберігаються в памяті в додатковому коді.
Операнди команд можуть зберігатись в програмно доступних регістрах МП або памяті. Для указання операнда в регістрі використовується регістрова і регістрова неявна адресація, для указання операнда в памяті безпосередня, пряма, непряма регістрова і стекова адресація
Формат команди залежить від типа операції і може бути одно-, дво- або трьохбайтовим. Байти двох- і трьохбайтових команд ровинні зберігатись в комірках памяті, слідуючи одна за одною. Адреса першого байта адреса кода операції (КОП). Формат команд МП зображено на рисунку 2.1.
Рисунок 2.1 Формат команд МП.
2.2 Розробка програми на асемблері
Скласти програму додавання чотирибайтових чисел без знаку.
Нехай потрібно скласти два чотирибайтових числа, кожне з яких займає в ОП чотири комірки з послідовно наростаючими адресами; адреси молодших байтів першого і другого чисел зберігаються відповідно в парах регістрів BC і HL. Результат додавання необхідно помістити в память на місце другого доданку. Байти додаються, результат додавання розташовують в память на місце молодшого байту другого доданку; створений в процесі додавання перенос зі старшого розряду запамятовується в тригері Тс регістрі ознак. Потім в парах регістрів ВС і HL формується адреса других байтів доданків, котрі потім зчитуються в мікропроцесор і додаються разом з переносом котрий зявився в результаті додавання перших байтів, який зберігається в тригері Tc, і так далі.
ANA A; Блок 1: Установка Tc 0
MVI D, 4; Блок 2: Підготовка лічільника
LDAX B; Блок 3: Завантаження вміст BC в акумулятор
CYCLE: ADC M; Блок 4: Додавання A, HL, Tc
MOV M, A; Блок 5: Завантаження вмісту A в M
DCR D; Блок 6: Декрементація вмісту D
JZ K1; Блок 7: Якщо вміст D = 0, здійснити перехід
INX B; Блок 8: Інкрементація регистрової пари BC
INX H; Блок 9: Інкрементація регистрової пари HL
JMP CYCLE; Безумовний перехід
K1:;Продовження програми
2.3 Програма в машинних кодах
АдресаПрограма в машинному коді, HМнекмокод0800A6ANA A080116 04MVI D, 408030ALDAX B08048EADC M080577MOV M, A080615DCR D0807CA 1508JZ K1081003INX B081123INX H0812C3 0408JMP CYCLE
Висновки
В ході даного курсового проекту була розроблена схема підключення блоку динамічного ОЗП ємністю 4 Кбайт для 8-розрядних МПК до мультиплексора коду адреси.
Також у проекті була розроблена програма додавання чотирибайтових чисел без знаку.
В ході виконання курсового проекту були закріпленні знання, отримані при вивченні предмету "Мікропроцесорні системи".
Література
1. Бойко В.І., Гуржій А.М. Схемотехніка електронних систем. У 3-х кн. Кн.2 Мікропроцесори та мікроконтролери., 2004. 424с.
2. Преснухин Л.Н. Архитектура и проектирование микро-ЭВМ. Организация вычислительных процессов. В 3 кн. кн.1 М.: высшая школа, 1988. 495с.
3. Шахнов В.А. Микропроцессоры и микропроцессорные комплекты интегральных микросхем: Справочник в 2 т. Т1. М.: Радио и связь, 1988. 368с.
4. Шахнов В.А. Микропроце?/p>