Підключення модуля пам'яті до мікропроцессора
Курсовой проект - Компьютеры, программирование
Другие курсовые по предмету Компьютеры, программирование
есацію зовнішньої памяті обємом до 64 Кбайт і 256 пристроїв введення/виводу.
Для зберігання тих, що беруть участь в операціях даних передбачено 7-8-розрядних регістрів. Регістр А, званий акумулятором, призначений для обміну інформацією із зовнішніми пристроями, при виконанні арифметичних, логічних операцій він служить джерелом операнда, в нього поміщається результат виконаної операції. Шість інших регістрів, позначених B, C, D, E, H, L, утворюють так званий блок регістрів загального призначення (ЗП). Ці регістри можуть використовуватися як одиночні 8-розрядні регістри. У випадках, коли виникає необхідність зберігати 16-розрядні двійкові числа, вони обєднуються в пари BC, DE, HL.
Покажчик стека служить для адресації особливого вигляду памяті, званого стеком в якому зберігаються адреси повернення до перерваних підпрограм.
Рисунок 1.2 - Структурна схема КР580ВМ80А
Лічильник команд (адреси) вказує адресу, де знаходитися в памяті черговий байт команди.
У 8-розрядному АЛП передбачена можливість виконання чотирьох арифметичних операцій, чотирьох видів логічних, а також чотирьох видів циклічного зсуву. При виконанні цих операцій одним з операндів служить вміст акумулятора і результат операції поміщається в акумулятор. Циклічне зрушення виконується лише над вмістом акумулятора. Передбачена можливість виконання арифметичних операцій над десятковими числами.
Регістр команд. У нього поступає перший байт команди що містить код операції.
Буфери даних і буфери адреси забезпечують звязок центрального процесора із зовнішніми шинами даних і адреси. Використання буферів з трьома станами дозволяє процесору відключатися від зовнішніх шин, надаючи їх в розпорядження зовнішніх пристроїв, а також дозволяє використовувати одну і ту ж шину як для прийому даних так і для передачі.
Мікросхема КР580ГФ24 (рисунок 1.3) генератор тактових імпульсів (ГТІ) сигналів фаз С1, С2, призначений для синхронізації роботи МП КР580ВМ80А.
Рисунок 1.3 Умовне позначення ГТІ
Генератор формує: дві фази С1, С2 з позитивними імпульсами, зсунутими в часі, амплітудою 12 В і частотою 0,5-3,0 МГц; тактові сигнали опорної частоти амплітудою напруги рівня ТТЛ; стробуючий сигнал стану STB тривалістю не менше (Топ/9-15 нс), де Топ період тактових сигналів опорної частоти; тактові сигнали С, синхронні з фазою С2, амплітудою напруги рівня ТТЛ.
Генератор синхронізує сигнали RDYIN і RESIN з фазою С2.
ГТІ складається з генератора опорної частоти, лічильника-дільника на 9, формувача фаз С1, С2 і логічних схем. Для стабілізації тактових сигналів опорної частоти до входів ХТАL1, ХТАL2 генератора підключають резонатор, частоти якого повинна бути в 9 раз більше частоти вихідних сигналів С1, С2.
Призначення виводів ГТІ:
SR установка в початковий стан МП і системи;
RЕSІN установка 0;
RDYIN сигнал "готовність";
RDY сигнал "готовність"(вихід);
SYN сигнал синхронізації;
С тактовий сигнал, синхронізуючий з фазою С2;
SТВ стробуючий сигнал стану;
GND - загальний;
UCC2 - напруга живлення +12 В;
С2 тактові сигнали фаза С2;
С1 - тактові сигнали фаза С1;
OSC тактові сигнали опорної частоти;
TANK вивід для підключення коливального контура;
ХТАL1,ХТАL2 виводи для підключення резонатора;
UCC1 напруга джерела + 5 В.
Мікросхема К155КП2 являє собою здвоєний селектор-мультиплексор 4-1 зі спільними входами вибірки даних і роздільними входами стробування.
Призначення виводів К155КП2:
A,B вхід вибірки розряду;
K1,K2,K3,K4,K5,K6,K7,K8 адресні входи;
A0,A1 - адресні виходи;
Рисунок 1.4 Умовне позначення К155КП2
Мікросхема КР580ВА86 це двонаправлений 8-розрядний шинний формувач, призначений для обміну даними між мікропроцесором і системою шин. Мікросхема складається з восьми однакових функціональних блоків і схеми управління. За допомогою блоку управління виконується дозвіл передачі (управління 3-м станом виходу) і вибір напрямку передачі.
Призначення виводів КР580ВА86:
A0-A7 інформаційна шина;
B0-B7 інформаційна шина;
CE вибір кристалу;
OE - вибір напрямку передачі;
U -напруга живлення +5В;
GND - загальний;
Рисунок 1.5 Умовне позначення КР580ВА86
Мікросхема К565РУ5Б - елемент памяті організований в матрицю рядків і стовпців. DI i DO інформаційні входи і виходи, W/R вхід керування читанням/записом, А7-А0 адресні входи, RAS вхід вибірки рядка, CAS вхід вибірки стовця.
Спочатку на адресні входи подаються молодші сім розрядів повної адреси, які запамятовуються в внутрішньому адресному регістрі по сигналу RAS , потім на ці лінії подаються старші сім розрядів адреси, які запамятовуються по сигналу CAS. Сигнал WE виконує функцію читання/запису.
Призначення виводів мікросхеми КР565РУ5:
А0-А11 - адресні входи;
CАS - строб адреси рядків;
RAS - строб адреси стовпців;
WR/RD - сигнал запису/зчитування;
D0,DІ - інформаційні входи;
Рисунок 1.6 - Умовне позначення КР565РУ6
Контролер динамічного ОЗП має вузол формування сигналів керування модулем ОЗП та мультиплексором адреси, і вузол формування 8-розрядного адресного коду регенерації Ar0 Ar5
Рисунок 1.7 Контролер динамічного ОЗП CLM
Контролер динамічного ОЗП має вузол DD1-DD5 формування сигналів керування модулем ОЗП та мультиплексором адреси і вузол DD6, DD7 формування 8-розрядного адресного коду регенерації Ar0 Ar7. Вихідні сигнали генераторної