Реферат Архитектуры микропроцессоров. Эволюционные и революционные изменения архитектуры

Вид материала

Содержание

Определение понятия "архитектура"
Архитектуры CISC и RISC
Процессоры Cyrix
Процессоры AMD
Процессоры Intel
Общие данные
Архитектура Power
Аппаратно - программное
Очень малое

Подобный материал:

Федеральное агенство образования

Московский государственный университет приборостроения и информатики

Серпуховский филиал

Информатика

Реферат

Архитектуры микропроцессоров. Эволюционные и революционные изменения архитектуры.

Подготовил: Хлопков Александр

Студент 1 курса специальности

2201 бюджет дневного

отделения.

г. Серпухов 2006г.

Что такое процессоры

"Сердце" материнской платы - процессор, точнее главный процессор (Central Processing Unit, CPU). Подобные процессоры находятся не только в PC. Процессором, грубо говоря, оборудована каждая современная стиральная машина или микроволновая печь. CPU регулирует, управляет и контролирует рабочий процесс. На материнской плате имеется, естественно, не только процессор. Он находится в постоянном взаимодействии с другими элементами материнской платы до тех пор, пока PC включён.

Конечно же, процессоры отличаются друг от друга. На рынке PC имеется признанный лидер - фирма Intel, которая является (и была) "домашним" и "производственным" поставщиком CPU для IBM - совместимых PC. Выпускают CPU и другие фирмы, наиболее известными из них являются AMD (Advanced Micro

Производительность CPU характеризуется следующими основными параметрами:

Степень интеграции
Внутренняя и внешняя разрядность обрабатываемых данных
Тактовая частота
Память, к которой может адресоваться CPU
Объемом установленной кэш-памяти

Кроме того , CPU различаются по технологии производства , напряжению питания , форм-фактору и др.

Определение понятия "архитектура"

Архитектуру МП определяет разрядность слова и внутренней шины данных МП. Первые МП основывались на 4-разрядной архитектуре. Первые ПЭВМ использовали МП с 8- разрядной архитектурой, а современные МП основаны на МП с 16 и 32- разрядной архитектурой.

Микропроцессоры с 4- и 8-разрядной архитектурой использовали последовательный принцип выполнения команд, при котором очередная операция начинается только после выполнения предыдущей. В некоторых МП с 16-разрядной архитектурой используются принципы параллельной работы, при которой одновременно с выполнением текущей команды производятся предварительная выборка и хранение последующих команд. В МП с 32-разрядной архитектурой используется конвейерный метод выполнения команд, при котором несколько внутренних устройств МП работают параллельно, производя одновременно обработку нескольких последовательных команд программы.

Термин "архитектура системы" часто употребляется как в узком, так и в широком смысле этого слова. В узком смысле под архитектурой понимается архитектура набора команд. Архитектура набора команд служит границей между аппаратурой и программным обеспечением и представляет ту часть системы, которая видна программисту или разработчику компиляторов. Следует отметить, что это наиболее частое употребление этого термина. В широком смысле архитектура охватывает понятие организации системы, включающее такие высокоуровневые аспекты разработки компьютера как систему памяти, структуру системной шины, организацию ввода/вывода и т.п.

Применительно к вычислительным системам термин "архитектура" может быть определен как распределение функций, реализуемых системой, между ее уровнями, точнее как определение границ между этими уровнями. Таким образом, архитектура вычислительной системы предполагает многоуровневую организацию. Архитектура первого уровня определяет, какие функции по обработке данных выполняются системой в целом, а какие возлагаются на внешний мир (пользователей, операторов, администраторов баз данных и т.д.). Система взаимодействует с внешним миром через набор интерфейсов: языки (язык оператора, языки программирования, языки описания и манипулирования базой данных, язык управления заданиями) и системные программы (программы-утилиты, программы редактирования, сортировки, сохранения и восстановления информации).

Интерфейсы следующих уровней могут разграничивать определенные уровни внутри программного обеспечения. Например, уровень управления логическими ресурсами может включать реализацию таких функций, как управление базой данных, файлами, виртуальной памятью, сетевой телеобработкой. К уровню управления физическими ресурсами относятся функции управления внешней и оперативной памятью, управления процессами, выполняющимися в системе.

Следующий уровень отражает основную линию разграничения системы, а именно границу между системным программным обеспечением и аппаратурой. Эту идею можно развить и дальше и говорить о распределении функций между отдельными частями физической системы. Например, некоторый интерфейс определяет, какие функции реализуют центральные процессоры, а какие - процессоры ввода/вывода. Архитектура следующего уровня определяет разграничение функций между процессорами ввода/вывода и контроллерами внешних устройств. В свою очередь можно разграничить функции, реализуемые контроллерами и самими устройствами ввода/вывода (терминалами, модемами, накопителями на магнитных дисках и лентах). Архитектура таких уровней часто называется архитектурой физического ввода/вывода.

Архитектуры CISC и RISC

На данный момент существует два направления в производстве микропроцессоров. Они различаются в принципах архитектуры. Первое направление - это процессоры RISC архитектуры; второе - CISC.

Микропроцессоры с архитектурой RISC (Reduced Instruction Set Computers) используют сравнительно небольшой (сокращённый) набор наиболее употребимых команд, определённый в результате статистического анализа большого числа программ для основных областей применения CISC - процессоров исходной архитектуры. Все команды работают с операндами и имеют одинаковый формат. Обращение к памяти выполняется с помощью специальных команд загрузки регистра и записи. Простота структуры и небольшой набор команд позволяет реализовать полностью их аппаратное выполнение и эффективный конвейер при небольшом объеме оборудования. Арифметику RISC - процессоров отличает высокая степень дробления конвейера. Этот прием позволяет увеличить тактовую частоту (значит, и производительность) компьютера; чем более элементарные действия выполняются в каждой фазе работы конвейера, тем выше частота его работы. RISC - процессоры с самого начала ориентированны на реализацию всех возможностей ускорения арифметических операций, поэтому их конвейеры обладают значительно более высоким быстродействием, чем в CISC - процессорах. Поэтому RISC - процессоры в 2 - 4 раза быстрее имеющих ту же тактовую частоту CISC - процессоров с обычной системой команд и высокопроизводительней, несмотря на больший объём программ, на (30 %). Дейв Паттерсон и Карло Секуин сформулировали 4 основных принципа RISC :

Любая операция должна выполняться за один такт, вне зависимости от ее типа.

Система команд должна содержать минимальное количество наиболее часто используемых простейших инструкций одинаковой длины.

Операции обработки данных реализуются только в формате “регистр - регистр“ (операнды выбираются из оперативных регистров процессора, и результат операции записывается также в регистр; а обмен между оперативными регистрами и памятью выполняется только с помощью команд загрузки \ записи).

Состав системы команд должен быть “ удобен “ для компиляции операторов языков высокого уровня.

Микропроцессоры с архитектурой CISC (Complex Instruction Set Computers) - архитектура вычислений с полной системой команд. Реализующие на уровне машинного языка комплексные наборы команд различной сложности (от простых, характерных для микропроцессора первого поколения, до значительной сложности, характерных для современных 32 -разрядных микропроцессоров типа 80486, 68040 и др.)

Организация первых моделей процессоров - i8086/8088 - была направлена, в частности, на сокращение объёма программ, критичного для систем того времени, отличавшихся малой оперативной памятью. Расширение спектра операций, реализуемых системой команд, позволило уменьшить размер программ, а также трудоёмкость их написания и отладки. Однако увеличение числа команд повысило трудоёмкость разработки их топологических и микропрограммных реализаций.

Последнее проявилось в удлинении сроков разработки CISC-процессоров, а также в проявлении различных ошибок в их работе. Кроме того, нерегулярность потока команд ограничила развитие топологии временным параллелизмом обработки инструкций на конвейере "выборка команды- дешифрация команды- выборка данных- вычисление- запись результата".

Эти недостатки обусловили необходимость разработки альтернативной архитектуры, нацеленной, прежде всего, на снижение нерегулярности потока команд уменьшением их общего количества. Это было реализовано в RISC-процессорах, название которых означает "чипы с сокращённой системой команд" (Reduced Instruction Set Computer). Одновременно "классические" процессоры получили обозначение CISC (Complex Instruction Set Computer) - компьютер со сложным набором инструкций.

Сокращение нерегулярности потока команд позволило обогатить топологию RISC-процессоров пространственным параллелизмом, специализированными аппаратными АЛУ (ALU - блок логики и арифметики = Arithmetic (and) Logic Unit), независимыми кэш данных и команд, раздельными шинами ввода-вывода. Последние, в частности, увеличили длину конвейеров команд. Всё это повысило и производительность - увеличением числа операций, выполняемых за один такт, и быстродействие - сокращением пути транзактов - RISC-процессоров. При этом срок разработки данных чипов свидетельствует о том, что её трудоёмкость меньше, чем в случае CISC-процессоров.

На мировых рынках CISC-процессоры представлены, в основном, клонами процессоров Intel серии x86, производимыми AMD, Cyrix, а RISC - чипами Alpha, PowerPC, SPARC. Уступая во многом последним, процессоры x86 сохранили лидерство на рынке персональных систем лишь благодаря совместимости с программным обеспечением младших моделей, общая стоимость которого - в начале 90-х годов - составила несколько миллиардов долларов США. В свою очередь, достоинства RISC-процессоров укрепили их позиции на более молодом рынке высокопроизводительных машин.

Несмотря на формальное разделение "сфер влияния", между представителями этих архитектур в начале 90-х годов началась острая конкуренция за превентивное улучшение характеристик. В первую очередь, производительности и её отношения к трудоёмкости разработки процессоров. Следуя принципу "бить врага его оружием", создатели и CISC, и RISC-процессоров нередко боролись с конкурентами, заимствуя их удачные решения.

Первыми на то решились разработчики Intel, реализовавшие в i486 пространственный параллелизм вычислений с фиксированной и плавающей запятой. Поддержка каждого АЛУ своей шиной данных/команд и регистровым блоком повысила производительность i486 одновременным выполнением указанных команд. Кроме того, интеграция кэш и очереди команд позволила поднять частоту ядра процессора в 2-3 раза в сравнении с системной шиной. Однако совместное размещение данных и команд ограничило эффективность кэш необходимостью его полной перезагрузки после выполнения команд переходов.

Для устранения недостатка в Pentium реализованы раздельные кэш для команд и данных, позволяющие после переходов перезагружать лишь команды - такое решение называется Гарвардской архитектурой, а также предсказание переходов, снижающее частоту перезагрузок. Последнее достигается предварительной загрузкой в кэш команд с обоих разветвлений. Введение второго целочисленного тракта, состоящего из АЛУ, адресного блока, шин данных/команд, и работающего на общий блок регистров, повысило производительность поддержкой параллельной обработки целочисленных данных. Развитием данной тенденции стало обогащение Pentium MMX мультимедийным трактом, образованным АЛУ, шинами данных/команд и регистровым файлом.

При этом в случае выборки двух целочисленных команд, зависящих по данным, каждая из них выполняется последовательно, что снижает эффективность работы процессора. Частично поправило ситуацию создание оптимизирующих рекомпиляторов, например, Pen_Opt фирмы Intel, разделяющих по возможности такие команды.

Реализация описанного управления обработкой команд CISC-формата вызвала дополнительный рост трудоёмкости разработки Pentium в сравнении с i8086/i486, что привело не только к увеличению её реального срока на 27% в сравнении с ожидаемым, но и к проявлению ошибок в первых моделях данного процессора.

Учтя это, компания Intel реализовала в Pentium Pro RISC-подобную организацию вычислений. Интерпретация команд х86 внутренними - RISC86 - инструкциями VLIW-формата помимо снижения нерегулярности их потока, обеспечила синхронную загрузку четырёх операционных - по два с плавающей и фиксированной запятой - АЛУ этого чипа. Термин VLIW расшифровывается как "очень длинное командное слово" (Very Long Instruction Word). Инструкции этого формата содержат команды для всех параллельных АЛУ.

Обогащение управления обработкой предвыборкой данных и команд, предполагаемых к обработке в ближайшие 20 тактов, повысило регулярность загрузки вычислительных трактов. В свою очередь, осуществление предвыборки из интегрированного на кристалле кэш второго уровня, обслуживаемого раздельными шинами "интерфейс-кэш" и "кэш-АЛУ" и работающего на частоте АЛУ, повысило быстродействие подготовки команд в сравнении с внешними кэш. Дополнительное повышение производительности Pentium Pro обеспечило увеличение длины команд до 11 ступеней введением ступеней трансляции и предвыборки. Кроме того, интеграция кэш второго уровня позволила умножать частоту ядра в 5-6 раз.

В архитектуре Р6 RISC-решения впервые в семействе х86 перестали быть лишь дополнением исконных CISC-средств повышения производительности - роста разрядности, отложенной записи шины и других. Поэтому частица PRO в названии первого процессора этой серии обозначает "Полноценная RISC-архитектура" (Precision RISC Organization).

Топологические новинки Pentium II - интеграция тракта MMX, мультипроцессорный интерфейс Xeon, вынесение кэш второго уровня на кристалл в корпусе чипа, как и полное устранение кэш второго уровня в Celeron, не имеют в данном случае качественной роли и направлены на оптимизацию отношения характеристик этих процессоров, к их цене.

При этом сокращение нерегулярности потока RISC86-инструкицй ограничило рост требований к развитию управления вычислениями в сравнении с Pentium. Одновременно снижение трудоёмкости разработки аппаратно-программных реализаций алгоритмов работы Pentium Pro, достигнутое развитием САПР, ослабило влияние развития обработки данных, оцениваемого ростом объёма информации, заложенной в реализациях этой обработки, на общую трудоёмкость разработки процессоров, оцениваемую её длительностью.

Последнее создало возможность оптимизации соотношения характеристик чипов и их трудоёмкости не снижением последней ограничением внедрения прогрессивных решений в CISC-архитектуру или ограничением функциональных возможностей RISC-процессоров, а ростом характеристик, достигаемым сочетанием преимуществ упомянутых архитектур.

Сказанное иллюстрирует и организация современных RISC-процессоров. Их отличает, в данном случае, развитие систем команд с целью сохранения иерархической совместимости и снижения трудоёмкости разработки программ. Это сближает технологии обработки команд процессорами упомянутых архитектур. Например, SuperSparc взяли от последних моделей х86 предсказание переходов и предварительную интерпретацию кода.

Таким образом, развиваясь, каждая из рассмотренных архитектур, "отказавшись" от своих черт - CISC от скалярности вычислений, RISC от "простоты" системы команд, приобрела лучшие черты конкурента, что повысило характеристики её представителей.

Это подтверждает и процессор Merced, разрабатываемый недавними противниками - Intel и Hewlett Packard. Имеющиеся сведения позволяют предположить, что его архитектура продолжит тенденции Pentium Pro по оптимизации обработки внутренних VLIW-подобных команд реализацией эффективных архитектурных решений при одновременной оптимизации преобразования "внешних" инструкций. Особо отмечаются намерения создания двух вариантов этого чипа, различающихся лишь множеством этих инструкций. Первый будет совместим с CISC-семейством x86, второй - с RISC-процессорами Alpha.

Будучи "един в двух лицах", Merced ознаменует прекращение соперничества CISC и RISC, в ходе которого представители данных архитектура улучшили свои характеристики реализацией лучших аппаратно-программных решений конкурентов. Это позволяет предположить, что дальнейшее развитие массовых процессоров пройдёт по пути развития топологических и микропрограммных решений вычислительного ядра RISC-организации при одновременном повышении возможностей CISC-подобной "внешней" системы команд.

Процессоры Cyrix

Архитектура 6x86 остается практически неизменной - с двумя конвейерами, как и Pentium, но в отличие от него более гибкая. В процессорах Pentium II фирмы Intel и K6, выпускаемом AMD, реализован более сложный подход, при котором команды x86 преобразуются в простые внутренние команды, затем передаются на выполнение в процессорное ядро, способное выполнять параллельно четыре и более внутренние команды. Подход, принятый Cyrix, обеспечивает лучшие показатели производительности Winstone при данной тактовой частоте, но механизм, реализованный в процессорах Intel и AMD, позволяет достичь более высоких значений тактовой частоты.

В отличие от AMD компания Cyrix продолжает использовать систему PR для оценки производительности своих простах же High-End Winstone преимущество сократилось до 3% при 32-Мбайт ОЗУ и практически до нуля при 64-Мбайт ОЗУ. Он даже продемонстрировал одинаковую производительность с Pentium II/233 при выполнении теста Business Winstone.

В то же время процессор 6x86, подобно K6 фирмы AMD, отличается невысокой производительностью при выполнении команд MMX и вычислений с плавающей точкой; здесь его быстродействие даже ниже, чем у K6. В режиме трехмерной графики его производительность оставляет желать лучшего - при эмуляции 3D-графики она составила всего 63% от производительности Pentium MMX/233. Даже при наличии хорошей графической платы различие оставалось значительным - 27%, что ставит его на последнее место в ряду рассматриваемых процессоров по производительности в режиме трехмерной графики.

6x86MX показал удивительно хорошее быстродействие на тесте AutoCAD, хотя он по-прежнему значительно уступал Pentium II. На тесте Photoshop он оказался медленнее, чем 233-МГц модели K6 и Pentium MMX.

VIA объявила о начале поставки новой версии Cyrix III, имеющей на этот раз истинную тактовую частоту от 533 до 667 МГц. Это уже новое ядро, Winchip4, и по всей видимости, о Cyrix кроме как в названии процессора, мы больше не услышим. О новом процессоре: 0.18 мкм техпроцесс TSMC позволил сделать чип с площадью всего лишь 76 кв.мм и энергопотреблением менее 10 Вт, правда за счет чего это достигнуто - второй вопрос: процессор имеет лишь 128 Кбайт кэша первого уровня. Теперь осталось лишь посмотреть, как это скажется на производительности. В принципе, отсутствие кэша L2 - это единственное потенциально узкое место нового процессора. Все остальное: частота системной шины, вдвое большая, чем у Celeron, поддержка 3DNow! - все это в этом плане должно сыграть только в плюс. Ну если хоть Winchip4 до России доберется, узнаем точно. Да, цена: младшая модель, 533 МГц, стоит $75, старшая, 667 Мгц - $160. Не слишком впечатляет, по сравнению с Celeron и Duron. Особенно учитывая, что их производительность все же должна быть выше.

VIA вступила в эту эстафету с процессором Matthew. Аналитики и представители VIA полагают, что усовершенствованное ядро Cyrix последуют за WinChip 4, чей 76-кв.мм кристалл более удобен для совмещения с другими компонентами. Однако, это ядро не включает встроенного кэша второго уровня, который так любим соперниками VIA, поэтому аналитики назвали этот процессор PR-чипом, полагая, что он не будет работать на действительных тактовых частотах, как того хотела VIA. Планы VIA по выпуску интегрированных процессоров, также известных как Matthew, получили больше шансов на успешное претворение после того, как Интел оложил выход своих интегрированных процессоров, Timna, до первого квартала 2001 года из-за проблем с MTH (memory-translator hub).

Процессоры AMD

Компания Advanced Micro Devices усиливает давление на своего конкурента Intel: в ближайшее время AMD выпустила еще более быстродействующие процессоры Athlon и Duron для настольных ПК.

AMD собирается донимать Intel частыми обновлениями процессоров Athlon, начиная с версии 1,2 ГГц. Недавно шеф AMD Джерри Сандерс (Jerry Sanders) заявил, что компания ставит перед собой цель довести к январю тактовую частоту процессоров Athlon для настольных ПК до 1,5 ГГц. Для этого AMD придется выпускать новый Athlon приблизительно каждые пять-шесть недель. Первым шагом на пути к этому, по словам источников, станет версия 1,2 ГГц, затем последует микропроцессор Duron с тактовой частотой 800 МГц.

Компания работает также над повышением общей производительности систем, готовя к концу года новый чипсет AMD 620 для систем Athlon. Он будет управлять системной шиной 266 МГц и поддерживать память Double Data Rate SDRAM. AMD утверждает, что, несмотря на повышение производительности, новые чипсет и память приведут к весьма незначительному увеличению стоимости ПК.

В то время как AMD несется на всех цилиндрах, Intel пробуксовывает. Не так давно компании пришлось отозвать процессоры Pentium III 1,13 ГГц, а затем перенести дату выпуска нового процессора Pentium 4 из-за проблем, связанных с чипсетом Intel 850. Поставки процессора Pentium III 1 ГГц крупными партиями только начинаются.

Компания Advanced Micro Devices выпустила новые модели настольных микропроцессоров Athlon и Duron с повышенной тактовой частотой и снизила цены на предыдущие модели.

AMD выпустила процессор Athlon 1,2 ГГц для высокопроизводительных настольных систем и процессор Duron 800 МГц для недорогих ПК. Athlon 1,2 ГГц - самый быстродействующий на сегодняшний день микропроцессор для ПК. Однако для покупателей еще важнее то, что с его выпуском AMD проводит значительное снижение цен, которое непременно отразится на стоимости систем.

Оптовые цены почти на все модели микропроцессоров Athlon снизились почти наполовину. Athlon 1,1 ГГц подешевел на 46% с 853 до 460 $, Athlon 1 ГГц - на 43% с 612 до 350 $, а Athlon 950 МГц - на 39% с 460 до 282 $. Новый Athlon 1,2 ГГц стоит 612 $. Для сравнения, в марте Athlon 1 ГГц стоил 1299 $.

Chip.de протестировал Duron, правда, к сожалению, под рукой у немцев не оказалось односкоростного Celeron или PIII, так что в испытаниях Duron 650MHz пришлось довольствоваться PIII-750 и PIII-600EB (наряду с K75/Athlon 650MHz). Duron-650 показал себя так:

- Bench32 Dhrystones (т.е. проверка FPU) -- на 5.9% быстрее PIII-750, 0.1% медленнее, чем K75-650.
- Bench32 Whetstones (целочисленная арифметика) -- 5.9% быстрее, чем PIII-600EB, и на 0.2% быстрее K75-650.
- Chipmark: Productivity -- на 0.1% медленнее PIII-600EB, на 2.3% быстрее K75-650.
- Chipmark: Creativity -- на 8.6% быстрее, чем PIII-600EB, на 4.8% медленнее, чем K75-650
- Chipmark: Entertainment -- на 14.7% быстрее PIII-750, на 16.9% медленнее K75-650
- Quake 3 (1024x768) -- 3.6% быстрее PIII-600EB, на 1.1% медленнее, чем K75-650.

Ну что ж, если верить этим цифрам, результаты вполне достойные. Подумывающим об апгрейде своего боевого коня надо посматривать в сторону новых процессоров AMD.

Процессоры Intel

Процессор Pentium 4 построен на основе микроархитектуры Intel NetBurst. Это первая принципиально новая микроархитектура процессоров для настольных ПК, разработанная фирмой за последние пять лет, с тех пор как в 1995 году был выпущен процессор Pentium Pro с микроархитектурой P6. В архитектуре NetBurst используется несколько новых технологий: гиперконвейерная технология (Hyper Pipelined Technology) с глубиной конвейера, вдвое превышающей таковую в Pentium III; ядро быстрого выполнения (Rapid Execution Engine), повышающее производительность при работе с целочисленными данными за счет работы на удвоенной тактовой частоте по сравнению с частотой основного ядра; и кэш-память с отслеживанием выполнения (Execution Trace Cache), хранящая уже "декодированные" команды; таким образом устраняется задержка при анализе повторно исполняемых участков кода.

Процессор Pentium 4 содержит 42 млн транзисторов на кристалле, снабжен кэш-памятью объемом 256 Кбайт и имеет 144 новые инструкции - так называемые потоковые SIMD-расширения-2 (SSE2), ускоряющие обработку блоков данных с плавающей запятой. В качестве основы платформ на базе Pentium 4 применяется чипсет Intel 850. Это пока единственный набор микросхем на рынке, разработанный для нового процессора. Чипсет поддерживает двухканальную память Rambus Direct RAM (RDRAM) с пропускной способностью 1,6 Гбайт/с по каждому каналу и системную шину с тактовой частотой 400 МГц и пропускной способностью до 3,2 Гбайт/с. На самом деле тактовая частота системной шины равна 100 МГц, а за один такт выполняется четыре операции (аналогичное решение применяется в AGP 4x). Intel также представила первую системную плату ATX D850GB для настольных ПК на базе нового чипсета.

С началом производства Pentium 4 выпуск предыдущей модели Pentium III не прекратится, а будет лишь плавно уменьшаться. В четвертом квартале текущего года, по данным Intel, соотношение объемов поставок данных процессоров составит соответственно 12 и 88%, в третьем квартале 2001 года - 29 и 71%, и только в первом квартале 2002 года объемы поставок сравняются. Следовательно, Pentium III еще рано сбрасывать со счетов.

В настоящее время выпускаются 1,4- и 1,5-ГГц версии Pentium 4. Они производятся по 0,18-микронной технологии. Компания Intel, понимая всю сложность ситуации с микросхемами памяти Rambus Direct RAM (128 Мбайт памяти RDRAM), решила поставлять процессоры Pentium 4 в штучной упаковке как отдельно, так и в комплекте со 128 Мбайт Rambus. Выпуск чипсета Brookdale, поддерживающего память SDRAM, намечен лишь на середину 2001 года.

По результатам SPEC CPU 2000 показатели производительности нового процессора Pentium 4 составили:
в тесте SPECint 2000 - 535 (для Pentium III 1 ГГц - 448), SPECfp 2000 - 558 (318).
По данным Intel, 1,5-ГГц Pentium 4 ускоряет работу системы с различными интернет-технологиями, такими как Macromedia Flash, XML, Java, Cycore Cult 3D, Windows Media, на 22-59% по сравнению с аналогичными системами на базе процессора Pentium III 1 ГГц. Согласно результатам сравнительных испытаний систем с разным значением тактовой частоты процессора, повышение тактовой частоты на 100% приводит к увеличению производительности системы на 82-88%. Отсюда следует, что при полуторакратном повышении частоты процессора (с 1 ГГц до 1,5 ГГц - без учета новых технологий) следует ожидать увеличения производительности на 42-44%.

Выходит, Pentium 4 1,5 ГГц почти не отличается по производительности от предполагаемого Pentium III 1,5 ГГц? Технический специалист российского представительства Intel объяснил полученный результат тем, что важную роль играет оптимизация под новую архитектуру ПО и технологий. "Можно написать программу, которая на Pentium III будет работать быстрее, чем на Pentium 4, а можно, естественно, и наоборот", - пояснил он. Производители компьютеров на базе Pentium 4 утверждают, что оптимизированные версии уже существующих CAD-приложений "просто летают" на новых системах. Остается дождаться оптимизированных версий остальных программных продуктов. Что касается игр, то, по словам того же представителя Intel, они уже "насытились" производительностью процессоров и увеличение тактовой частоты выше 700-800 МГц не дает ожидаемых результатов. Здесь можно надеяться на выигрыш за счет либо использования нового расширения команд SSE2, либо исключения других узких мест в архитектуре компьютера.

Таким образом, на первое место отныне выходит именно оптимизация ПО под конкретную архитектуру и даже под конкретную модель процессора. Это относится и к тестам производительности - реальное быстродействие систем можно оценить только на реальном программном обеспечении. Так что "гонка за гигагерцами" плавно переходит в соперничество микропроцессорных архитектур. Даст ли это качественный скачок в развитии технологий? Вопрос пока остается открытым...

Общие данные

Для компаний Intel и Hewlett-Packard не существует "проблемы 2000 года" - для них это год новых возможностей. В конце 1999 года Intel представила Merced - первый процессор, построенный с использованием архитектуры нового поколения, совместно разработанной двумя компаниями. Хотя эта 64-разрядная архитектура основана на многолетних исследованиях Intel, HP, других компаний и университетов, она радикально отличается от всего, что было до сих пор представлено на рынке. Достигнет эта архитектура успеха или нет, одно очевидно уже сейчас: она изменит всю компьютерную индустрию.

Эта архитектура, известная под названием Intel Architecture-64 (IA-64), полностью "порывает с прошлым". IA-64 не является как 64-разрядным расширением 32-разрядной архитектуры х86 компании Intel, так и переработкой 64-разрядной архитектуры PA-RISC компании HP. IA-64 представляет собой нечто абсолютно новое - передовую архитектуру, использующую длинные слова команд (long instruction words -- LIW), предикаты команд (instruction predication), устранение ветвлений (branch elimination), предварительную загрузку данных (speculative loading) и другие ухищрения для того, чтобы "извлечь больше параллелизма" из кода программ.

Несмотря на то, что Intel и HP обещали добиться обратной совместимости с существующим программным обеспечением, работающим на процессорах архитектур х86 и PA-RISC, они до сих пор не разглашают, каким образом это будет сделано. На самом деле обеспечить такую совместимость совсем не просто; достаточно вспомнить гораздо менее кардинальный переход с 16-разрядной на 32-разрядную архитектуру х86, продолжавшийся 12 лет и до сих пор не завершённый.

По поводу совместимости, стоит заметить, что но в Merced на самом деле существует два режима декодирования команд VLIW и старый CISC. Т.е. программы переключаются в необходимый режим исполнения. В архитектуре х86 были добавлен ряд команд для перехода в новый режим, а также для передачи данных. В IA-64 такие команды есть изначально. Так что теперь ОС будут содержать и 64-х разрядную часть на IA-64 и старую 32-х разрядную.

Правда, переход к архитектуре IA-64 в ближайшее время вряд ли затронет большинство пользователей, поскольку Intel заявила, что Merced разрабатывается для серверов и рабочих станций класса high-end, а не для компьютеров среднего уровня. Фактически, компания заявила, что IA-64 не заменит х86 в ближайшем будущем. Похоже на то, что Intel и другие поставщики продолжат разрабатывать чипы х86.

Перед тем, как углубиться в технические детали, попробуем понять, почему Intel и HP рискнули пойти на столь кардинальные перемены. Причина сводится к следующему: они считают, что как CISC, так и RISC-архитектуры исчерпали себя.

Разработчики процессоров стремятся создавать чипы, содержащие как можно больше функциональных узлов - что позволяет обрабатывать больше команд параллельно - но одновременно приходится существенно усложнять управляющие цепи для распределения потока команд по обрабатывающим узлам. На данный момент лучшие процессоры не могут выполнять более четырёх команд одновременно, при этом управляющая логика занимает слишком много места на кристалле.

В то же время, последовательная структура кода программ и большая частота ветвлений делают задачу распределения потока команд крайне сложной. Современные процессоры содержат огромное количество управляющих элементов для того, чтобы минимизировать потери производительности, связанные с ветвлениями, и извлечь как можно больше "скрытого параллелизма" из кода программ. Они изменяют порядок команд во время исполнения программы, пытаются предсказать, куда необходимо будет перейти в результате очередного ветвления, и выполняют команды до вычисления условий ветвления. Если путь ветвления предсказан неверно, процессор должен сбросить полученные результаты, очистить конвейеры и загрузить нужные команды, что требует достаточно большого числа тактов. Таким образом, процессор, теоретически выполняющий четыре команды за такт, на деле выполняет менее двух.

Проблему ещё осложняет тот факт, что микросхемы памяти не успевают за тактовой частотой процессоров. Когда Intel разработала архитектуру х86, процессор мог извлекать данные из памяти с такой же скоростью, с какой он их обрабатывал. Сегодня процессор тратит сотни тактов на ожидание загрузки данных из памяти, даже несмотря на наличие большой и быстрой кэш-памяти. Говоря о том, что CISC- и RISC-архитектуры исчерпали себя, Intel и HP имеют в виду обе эти проблемы.

Архитектура Power

Архитектура POWER во многих отношениях представляет собой традиционную RISC-архитектуру. Она придерживается наиболее важных отличительных особенностей RISC: фиксированной длины команд, архитектуры регистр-регистр, простых способов адресации, простых (не требующих интерпретации) команд, большого регистрового файла и трехоперандного (неразрушительного) формата команд. Однако архитектура POWER имеет также несколько дополнительных свойств, которые отличают ее от других RISC-архитектур.

Во-первых, набор команд был основан на идее суперскалярной обработки. В базовой архитектуре команды распределяются по трем независимым исполнительным устройствам: устройству переходов, устройству с фиксированной точкой и устройству с плавающей точкой. Команды могут направляться в каждое из этих устройств одновременно, где они могут выполняться одновременно и заканчиваться не в порядке поступления. Для увеличения уровня параллелизма, который может быть достигнут на практике, архитектура набора команд определяет для каждого из устройств независимый набор регистров. Это минимизирует связи и синхронизацию, требуемые между устройствами, позволяя тем самым исполнительным устройствам настраиваться на динамическую смесь команд. Любая связь по данным, требующаяся между устройствами, должна анализироваться компилятором, который может ее эффективно спланировать. Следует отметить, что это только концептуальная модель. Любой конкретный процессор с архитектурой POWER может рассматривать любое из концептуальных устройств как множество исполнительных устройств для поддержки дополнительного параллелизма команд. Но существование модели приводит к согласованной разработке набора команд, который естественно поддерживает степень параллелизма по крайней мере равную трем.

Во-вторых, архитектура POWER расширена несколькими "смешанными" командами для сокращения времен выполнения. Возможно единственным недостатком технологии RISC по сравнению с CISC, является то, что иногда она использует большее количество команд для выполнения одного и того же задания. Было обнаружено, что во многих случаях увеличения размера кода можно избежать путем небольшого расширения набора команд, которое вовсе не означает возврат к сложным командам, подобным командам CISC. Например, значительная часть увеличения программного кода была обнаружена в кодах пролога и эпилога, связанных с сохранением и восстановлением регистров во время вызова процедуры. Чтобы устранить этот фактор IBM ввела команды "групповой загрузки и записи", которые обеспечивают пересылку нескольких регистров в/из памяти с помощью единственной команды. Соглашения о связях, используемые компиляторами POWER, рассматривают задачи планирования, разделяемые библиотеки и динамическое связывание как простой, единый механизм. Это было сделано с помощью косвенной адресации посредством таблицы содержания (TOC - Table Of Contents), которая модифицируется во время загрузки. Команды групповой загрузки и записи были важным элементом этих соглашений о связях.

Другим примером смешанных команд является возможность модификации базового регистра вновь вычисленным эффективным адресом при выполнении операций загрузки или записи (аналог автоинкрементной адресации). Эти команды устраняют необходимость выполнения дополнительных команд сложения, которые в противном случае потребовались бы для инкрементирования индекса при обращениях к массивам. Хотя это смешанная операция, она не мешает работе традиционного RISC-конвейера, поскольку модифицированный адрес уже вычислен и порт записи регистрового файла во время ожидания операции с памятью свободен.

Архитектура POWER обеспечивает также несколько других способов сокращения времени выполнения команд такие как: обширный набор команд для манипуляции битовыми полями, смешанные команды умножения-сложения с плавающей точкой, установку регистра условий в качестве побочного эффекта нормального выполнения команды и команды загрузки и записи строк (которые работают с произвольно выровненными строками байтов).

Третьим фактором, который отличает архитектуру POWER от многих других RISC-архитектур, является отсутствие механизма "задержанных переходов". Обычно этот механизм обеспечивает выполнение команды, следующей за командой условного перехода, перед выполнением самого перехода. Этот механизм эффективно работал в ранних RISC-машинах для заполнения "пузыря", появляющегося при оценке условий для выбора направления перехода и выборки нового потока команд. Однако в более продвинутых, суперскалярных машинах, этот механизм может оказаться неэффективным, поскольку один такт задержки команды перехода может привести к появлению нескольких "пузырей", которые не могут быть покрыты с помощью одного архитектурного слота задержки. Почти все такие машины, чтобы устранить влияние этих "пузырей", вынуждены вводить дополнительное оборудование (например, кэш-память адресов переходов). В таких машинах механизм задержанных переходов становится не только мало эффективным, но и привносит значительную сложность в логику обработки последовательности команд. Вместо этого архитектура переходов POWER была организована для поддержки методики "предварительного просмотра условных переходов" (branch-lockahead) и методики "свертывания переходов" (branch-folding).

Методика реализации условных переходов, используемая в архитектуре POWER, является четвертым уникальным свойством по сравнению с другими RISC-процессорами. Архитектура POWER определяет расширенные свойства регистра условий. Проблема архитектур с традиционным регистром условий заключается в том, что установка битов условий как побочного эффекта выполнения команды, ставит серьезные ограничения на возможность компилятора изменить порядок следования команд. Кроме того, регистр условий представляет собой единственный архитектурный ресурс, создающий серьезное узкое горло в машине, которая параллельно выполняет несколько команд или выполняет команды не в порядке их появления в программе. Некоторые RISC-архитектуры обходят эту проблему путем полного исключения из своего состава регистра условий и требуют установки кода условий с помощью команд сравнения в универсальный регистр, либо путем включения операции сравнения в саму команду перехода. Последний подход потенциально перегружает конвейер команд при выполнении перехода. Поэтому архитектура POWER вместо того, чтобы исправлять проблемы, связанные с традиционным подходом к регистру условий, предлагает:
a. наличие специального бита в коде операции каждой команды, что делает модификацию регистра условий дополнительной возможностью, и тем самым восстанавливает способность компилятора реорганизовать код, и
b. несколько (восемь) регистров условий для того, чтобы обойти проблему единственного ресурса и обеспечить большее число имен регистра условий так, что компилятор может разместить и распределить ресурсы регистра условий, как он это делает для универсальных регистров.

Компания IBM распространяет влияние архитектуры POWER в направлении малых систем с помощью платформы PowerPC. Архитектура POWER в этой форме может обеспечивать уровень производительности и масштабируемость, превышающие возможности современных персональных компьютеров. PowerPC базируется на платформе RS/6000 в дешевой конфигурации. В архитектурном плане основные отличия этих двух разработок заключаются лишь в том, что системы PowerPC используют однокристальную реализацию архитектуры POWER, изготавливаемую компанией Motorola, в то время как большинство систем RS/6000 используют многокристальную реализацию. Имеется несколько вариаций процессора PowerPC, обеспечивающих потребности портативных изделий и настольных рабочих станций, но это не исключает возможность применения этих процессоров в больших системах.

При разработке архитектуры PowerPC для удовлетворения потребностей трех различных компаний (Apple, IBM и Motorola) при сохранении совместимости с RS/6000, в архитектуре POWER было сделано несколько изменений в следующих направлениях:
· упрощение архитектуры с целью ее приспособления ее для реализации дешевых однокристальных процессоров;
· устранение команд, которые могут стать препятствием повышения тактовой частоты;
· устранение архитектурных препятствий суперскалярной обработке и внеочередному выполнению команд;
· добавление свойств, необходимых для поддержки симметричной многопроцессорной обработки;
· добавление новых свойств, считающихся необходимыми для будущих прикладных программ;

· ясное определение линии раздела между "архитектурой" и "реализацией";
· обеспечение длительного времени жизни архитектуры путем ее расширения до 64-битовой.

Выбор показателей для оценки микропроцессоров.

Первый показатель - архитектура самого микропроцессора, какая она RISC или CISC.

Основные характеристики архитектур типовых MП приведены на следующей странице:

Характеристика	CISC	RISC
Формат команд	Переменный	Стандартный
Структура команд	Сложная	Простая
Выполнение всех команд	Аппаратно - программное	Аппаратное
Число команд	Большое	Небольшое
Число регистров	Небольшое	Большое
Время обработки прерывания	Среднее	Очень малое
Тактовая частота, МГц	25; 33; 40	12; 16,7; 20
Среднее число тактов за инструкцию	4 - 6	1,2 - 2
Среднее число транзисторов, тыс.	300 - 400	до 50
Быстродействие млн. оп\с.	4 - 6	10 - 12
Отношение тыс. транзисторов\млн. оп\с	70	5

Постепенное усложнение CISC-процессоров происходит в направлении более совершенного управления машинными ресурсами, а также в направлении сближения машинных языков с языками высокого уровня.

В то же время сложная система команд и переменный формат команды процессором с CISC архитектурой привели к быстрому росту сложности схем (80386 содержит 270 тыс., а 80486 - 1 млн. транзисторов) и, как следствие, к пределу возможностей CISC- архитектуры в рамках существующей кремниевой технологии.

Усложнение RISС процессоров фактически приближает их архитектуру к СISC архитектуре.

В настоящее время число MП с RISC-архитектурой существенно возросло и все ведущие фирмы США их производят, в том числе фирмы Intel, Motorola - производители основных семейств МП с СISC архитектурой.

Процессоры с RISC - архитектурой широко применяются в платах - ускорителях (акселераторах) для преобразования стандартных 16 - разрядных ПЭВМ в 32 - разрядные персональные системы высокой производительности.

Вывод

За время существования микропроцессоров их архитектура перетерпливала значительные изменения и с каждым годом фирмы планировали улучшение каких либо отдельных свойств архитектуры. И сначала новинки стоили довольно больших капиталовложений, но с течением времени появлялись всё новые усовершенствования и старые становились

доступны почти всем людям.

Содержание

Информатика 1

Что такое процессоры 2

Определение понятия "архитектура" 2

Список используемой литературы.

Вычислительные машины, системы и сети. Учебник под редакцией
В.Э. Фигурнов: IBM PC для пользователя.
Р. Вебер: Конфигурирование ПК на процессорах 386/486.
П. Нортон: Персональный компьютер изнутри.

Blog