Адресная структура команд микропроцессора и планирование ресурсов > 4 Виртуальная память > Система прерываний ЭВМ глава центральные устройства ЭВМ 1 Основная память
Вид материала | Документы |
СодержаниеПоследовательный и параллельный интерфейсы ввода-вывода Глава 7. ВНЕШНИЕ УСТРОЙСТВА ЭВМ |
- Лекция Понятие об архитектуре компьютера, 241.89kb.
- Структура 32-разрядного универсального микропроцессора, 36.41kb.
- Реферат по курсу : «эвм и периферийные устройства» на тему: Микропроцессор В1801ВМ1, 162.43kb.
- Реферат на тему: "Внешние устройства персонального компьютера.", 375.1kb.
- Общая структура мпс, 582.11kb.
- Программа курса «unix», 18.71kb.
- 1 История развития компьютерной техники, поколения ЭВМ и их классификация Развитие, 1329.92kb.
- Малых ЭВМ (СМ эвм), 153.2kb.
- Тематическое планирование «Информатика» в 5 класс, 131.73kb.
- Лекция 5 Внутренняя память, 178.2kb.
Последовательный и параллельный интерфейсы ввода-вывода
В состав микропроцессорного комплекта входит большая интегральная схема УСАПП (универсальный синхронно-асинхронный приемопередатчик) или UART (Universal Asynchronous Receiver Transmitter), предназначенная для реализации интерфейса типа RS-232 (V24).
УСАПП является программируемой микросхемой, преобразующей параллельный код, получаемый от шины данных системной магистрали, в последовательный, для передачи по двухпроводной линии связи. В качестве УСАПП используются БИС i8250, П6450,П6550Аидр. Функции, выполняемые эти-ми микросхемами, одинаковы. Различия заключаются в обеспечиваемом ими быстродействии.
Типовая структурная схема УСАПП приведена на рис.6.6.
От микропроцессора передаваемый байт данных поступает по шинам данных (ШД) в буфер данных УСАПП на входной регистр (РгВх), затем через внутреннюю шину передается в регистр передатчика (РгПд). В момент передачи содержимое РгПд серией сдвигов выдвигается в канал с преобразованием в последовательный код.
В синхронном режиме передаваемые данные сопровождаются управляющими сигналами, называемыми синхронизирующими словами (СС). Для хранения СС используются специальный регистр РгСС на входе УСАПП и регистр состояния (РгС) - на выходе. Из РгС информация в виде байта состояния передается в микропроцессор по его запросу.
Рис. 6.6. Структурная схема УСАПП
Устройство управления (УУ) содержит регистр режима (РгР), предназначенный для хранения передаваемой из микропроцессора информации о режиме работы, и регистр команд (РгК) для хранения принимаемой из микропроцессора команды на обмен данными.
Передаваемый последовательный код перед выходом из передатчика УСАПП в линию связи комплектуется управляющими сигналами, необходимыми для настройки приемника. После такого укомплектования образуется кодовая посылка следующей структуры (рис.6.7).
Рис. 6.7. Кодовая посылка УСАПП
Старт-бит всегда имеет единичное значение, отличное от состояния "молчащего" канала. Вслед за старт-битом расположены информационные биты, принятые от шины данных системной магистрали. В зависимости от настройки УСАПП в одной посылке может содержаться от 5 до 8 информационных битов. Значение этих битов в каждой посылке непредсказуемо. В процессе передачи они могут быть искажены помехами. Поэтому в посылке должны содержаться не только биты, говорящие о начале и конце посылки, но и биты для контроля правильности передачи.
В качестве контрольного выступает бит паритета, следующий сразу вслед за информационными битами. С помощью бита паритета осуществляется контроль на четность или нечетность. При контроле на четность сначала подсчитывается количество единиц в информационной части посылки, затем определяется, четное оно или нет. Если полученное число нечетное, бит паритета устанавливается в единицу, в этом случае в правильно переданной посылке всегда будет содержаться четное количество единиц (т.е. единиц, содержащихся в информационных разрядах вместе с битом паритета). При контроле на нечетность бит паритета устанавливается так, чтобы общее количество единиц было всегда нечетным.
При программировании УСАПП программист выбирает: использовать режим контроля или отказаться от него. Он может отказаться от контроля, и бит паритета всегда будет нулевым; может включить контроль на четность или контроль на нечетность. Выбор, что необходимо - контроль на четность или на нечетность, осуществляется в зависимости от характера возможных помех. Если воздействие возможных помех будет проявляться преимущественно в появлении лишних единиц, необходим контроль на четность. Если же воздействие помех будет проявляться преимущественно в исчезновении единиц, то необходим контроль на нечетность (чтобы отличать передаваемый О от полной потери информации из-за помех).
После бита паритета в кодовой посылке следуют стоп-биты. Для стоп-битов в кодовой посылке отводятся два двоичных знакоместа. Если выбран режим "1 стоп-бит", то после бита паритета всегда (в каждой посылке) будет следовать комбинация 01. Если выбран режим "1,5 стоп-бита", то после бита паритета всегда будет следовать комбинация 10. Если же выбирается режим "2 стоп-бита", то каждая посылка будет завершаться цифрами 11.
В УСАПП-приемнике поступившая от канала связи кодовая комбинация проверяется в соответствии с установленным заранее режимом контроля (на четность или нечетность), освобождается от управляющих сигналов и передается в шину данных системной магистрали параллельным кодом.
Настраиваться УСАПП-приемник и УСАПП-передатчик, работающие в паре, должны согласованно.
Программирование УСАПП может вестись на физическом или логическом уровне. Программирование на физическом уровне производится на языках низкого уровня или в машинных кодах. Логический уровень программирования обеспечивается алгоритмическими языками высокого уровня, коммуникационными программами, некоторыми пакетами прикладных программ.
Параллельный интерфейс представлен в микропроцессорном комплекте микросхемой типа i8255 - контроллером параллельного интерфейса или программируемым интерфейсным адаптером.
Микросхема подключается к системной магистрали ЭВМ (соответственно - к шинам данных, адреса и управления) и имеет три независимых канала для подключения внешних устройств. Внутренний блок управления позволяет программировать каждый канал на ввод или вывод информации по 8 линиям, т.е. 8 бит параллельно.
Глава 7. ВНЕШНИЕ УСТРОЙСТВА ЭВМ