ATmega128, atmega128L 8-разрядный avr-микроконтроллер с внутрисистемно программируемой флэш-памятью емкостью 128 кбайт
| Вид материала | Документы |
- Белорусский Государственный Университет Биологический факультет Биореакторы Бабицкий, 198.24kb.
- Решение принятое в P6, 278.08kb.
- Микропроцессор P6, 276.15kb.
- Микропроцессоры семейства Intel, 288.88kb.
- Nano-накопитель от Imation, 8.65kb.
- Граммируемой логики, взяла старт по разработке risc-микроконтроллеров в середине 90-х, 161.19kb.
- Ринципов построения устройств микропроцессорной техники и приобретение практических, 46.61kb.
- Контрольная работа «Единицы измерения информации. Кодирование информации» Задание, 67.16kb.
- Лекция №7 «Программно-аппаратные средства защиты по с электронными ключами» Этот вид, 59.79kb.
- Инструкция по ремонту москва, 1699.67kb.
Результат преобразования АЦП
По завершении преобразования (ADIF = 1) результат может быть считан из пары регистров результата преобразования АЦП (ADCL, ADCH).
Для однополярного преобразования:
где Vвх – уровень напряжения на подключенном к АЦП входу;
Vион –напряжение выбранного источника опорного напряжения (см. табл. 97 и табл. 98). Код 0x000 соответствует уровню аналоговой земли, а 0x3FF - уровню напряжения ИОН минус 1 шаг квантования по напряжению. При использовании дифференциального канала
Результат представляется в коде двоичного дополнения, начиная с 0x200 (-512d) до 0x1FF (+511d). Обратите внимание, что при необходимости быстро определить полярность результата достаточно опросить старший бит результата преобразования (ADC9 в ADCH). Если данный бит равен лог. 1, то результат отрицательный, если же лог. 0, то положительный. На рисунке 119 представлена функция преобразования АЦП в дифференциальном режиме.
В таблице 96 представлены результирующие выходные коды для дифференциальной пары каналов (ADCn - ADCm) с коэффициентом усиления Ку и опорным напряжением VИОН.
Рисунок 119 – Функция преобразования АЦП при измерении дифференциального сигнала
Таблица 96 – Связь между входным напряжением и выходными кодами
| VАЦПn | Считываемый код | Соответствующее десятичное значение |
| VАЦПm + VИОН /Ky | 0x1FF | 511 |
| VАЦПm + 0.999 VИОН / Ky | 0x1FF | 511 |
| VАЦПn + 0.998 VИОН / Ky | 0x1FE | 510 |
| … | ... | ... |
| VАЦПm + 0.001 VИОН / Ky | 0x001 | 1 |
| VАЦПm | 0x000 | 0 |
| VАЦПm - 0.001 VИОН / Ky | 0x3FF | -1 |
| … | ... | ... |
| VАЦПm - 0.999 VИОН / Ky | 0x201 | -511 |
| VАЦПm – VИОН / Ky | 0x200 | -512 |
Пример: Пусть ADMUX = 0xED (пара входов ADC3 - ADC2, Ку=1, Vион=2.56В, результат с левосторонним выравниванием), напряжение на входе ADC3 = 300 мВ, а на входе ADC2 = 500 мВ, тогда:
КодАЦП = 512 * 10 * (300 - 500) / 2560 = -400 = 0x270
С учетом выбранного формата размещения результата (левосторонний) ADCL = 0x00, а ADCH = 0x9C. Если же выбран правосторонний формат (ADLAR=0), то ADCL = 0x70, ADCH = 0x02.
Регистр управления мультиплексором АЦП– ADMUX
| Разряд | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| | REFS1 | REFS0 | ADLAR | MUX4 | MUX3 | MUX2 | MUX1 | MUX0 | ADMUX |
| Чтение/запись | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | |
| Исх. значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
Разряд 7:6 – REFS1:0: Биты выбора источника опорного напряжения
Данные биты определяют какое напряжение будет использоваться в качестве опорного для АЦП (см. табл. 97). Если изменить значения данных бит в процессе преобразования, то новые установки вступят в силу только по завершении текущего преобразования (т.е. когда установится бит ADIF в регистре ADCSRA). Внутренний ИОН можно не использовать, если к выводу AREF подключен внешний опорный источник.
Таблица 97 – Выбор опорного источника АЦП
| REFS1 | REFS0 | Опорный источник |
| 0 | 0 | AREF, внутренний VИОН отключен |
| 0 | 1 | AVCC с внешним конденсатором на выводе AREF |
| 1 | 0 | Зарезервировано |
| 1 | 1 | Внутренний источник опорного напряжения 2.56В с внешним конденсатором на выводе AREF |
Разряд 5 – ADLAR: Бит управления представлением результата преобразования
Бит ADLAR влияет на представление результата преобразования в паре регистров результата преобразования АЦП. Если ADLAR = 1, то результат преобразования будет иметь левосторонний формат, в противном случае - правосторонний. Действие бита ADLAR вступает в силу сразу после изменения, независимо от выполняющегося параллельно преобразования. Полное описание действия данного бита представлено в “Регистры данных АЦП – ADCL и ADCH”.
Разряд 4:0 – MUX4:0: Биты выбора аналогового канала и коэффициента усиления
Данные биты определяют какие из имеющихся аналоговых входов подключаются к АЦП. Кроме того, с их помощью можно выбрать коэффициент усиления для дифференциальных каналов (см. табл. 98). Если значения бит изменить в процессе преобразования, то механизм их действия вступит в силу только после завершения текущего преобразования (после установки бита ADIF в регистре ADCSRA).
Таблица 98 – Выбор входного канала и коэффициента усиления
| MUX4..0 | Однополярный вход | Неинвертирующий дифференциальный вход | Инвертирующий дифференциальный вход | Коэффициент усиления, Ку |
| 00000 | ADC0 | Нет | ||
| 00001 | ADC1 | |||
| 00010 | ADC2 | |||
| 00011 | ADC3 | |||
| 00100 | ADC4 | |||
| 00101 | ADC5 | |||
| 00110 | ADC6 | |||
| 00111 | ADC7 | |||
| 01000 | Нет | ADC0 | ADC0 | 10 |
| 01001 | ADC1 | ADC0 | 10 | |
| 01010 | ADC0 | ADC0 | 200 | |
| 01011 | ADC1 | ADC0 | 200 | |
| 01100 | ADC2 | ADC2 | 10 | |
| 01101 | ADC3 | ADC2 | 10 | |
| 01110 | ADC2 | ADC2 | 200 | |
| 01111 | ADC3 | ADC2 | 200 | |
| 10000 | ADC0 | ADC1 | 1 | |
| 10001 | ADC1 | ADC1 | 1 | |
| 10010 | ADC2 | ADC1 | 1 | |
| 10011 | ADC3 | ADC1 | 1 | |
| 10100 | ADC4 | ADC1 | 1 | |
| 10101 | ADC5 | ADC1 | 1 | |
| 10110 | ADC6 | ADC1 | 1 | |
| 10111 | ADC7 | ADC1 | 1 | |
| 11000 | ADC0 | ADC2 | 1 | |
| 11001 | ADC1 | ADC2 | 1 | |
| 11010 | ADC2 | ADC2 | 1 | |
| 11011 | ADC3 | ADC2 | 1 | |
| 11100 | ADC4 | ADC2 | 1 | |
| 11101 | | ADC5ADC21 Нет111110В(GND) | ||
| 11110 | 1.23В (VBG) | |||
Регистр А управления и статуса АЦП – ADCSRA
| Разряд | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| | ADEN | ADSC | ADFR | ADIF | ADIE | ADPS2 | ADPS1 | ADPS0 | ADCSRA |
| Чтение/запись | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | Чт./Зп. | |
| Исх. значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
Разряд 7 – ADEN: Разрешение работы АЦП
Запись в данный бит лог. 1 разрешает работу АЦП. Если в данный бит записать лог. 0, то АЦП отключается, даже если он находился в процессе преобразования.
Разряд 6 – ADSC: Запуск преобразования АЦП
В режиме одиночного преобразования установка данного бита инициирует старт каждого преобразования. В режиме автоматического перезапуска установкой этого бита инициируется только первое преобразование, а все остальные выполняются автоматически. Первое преобразование после разрешения работы АЦП, инициированное битом ADSC, выполняется по расширенному алгоритму и длится 25 тактов синхронизации АЦП, вместо обычных 13 тактов. Это связано с необходимостью инициализации АЦП.
В процессе преобразования при опросе бита ADSC возвращается лог. 1, а по завершении преобразования – лог. 0. Запись лог. 0 в данный бит не предусмотрено и не оказывает никакого действия.
Разряд 5 – ADFR: Выбор режима автоматического перезапуска АЦП
Если в данный бит записать лог. 1, то АЦП перейдет в режим автоматического перезапуска. В этом режиме АЦП автоматически выполняет преобразования и модифицирует регистры результата преобразования через фиксированные промежутки времени. Запись лог. 0 в этот бит прекращает работу в данном режиме.
Разряд 4 – ADIF: Флаг прерывания АЦП
Данный флаг устанавливается после завершения преобразования АЦП и обновления регистров данных. Если установлены биты ADIE и I (регистр SREG), то происходит прерывание по завершении преобразования. Флаг ADIF сбрасывается аппаратно при переходе на соответствующий вектор прерывания. Альтернативно флаг ADIF сбрасывается путем записи лог. 1 в него. Обратите внимание, что при выполнении команды "чтение-модификация-запись" с регистром ADCSRA ожидаемое прерывание может быть отключено. Данное также распространяется на использование инструкций SBI и CBI.
Разряд 3 – ADIE: Разрешение прерывания АЦП
После записи лог. 1 в этот бит, при условии, что установлен бит I в регистре SREG, разрешается прерывание по завершении преобразования АЦП.
Разряды 2:0 – ADPS2:0: Биты управления предделителем АЦП
Данные биты определяют на какое значение тактовая частота ЦПУ будет отличаться от частоты входной синхронизации АЦП.
Таблица 99 – Управление предделителем АЦП
| ADPS2 | ADPS1 | ADPS0 | Коэффициент деления |
| 0 | 0 | 0 | 2 |
| 0 | 0 | 1 | 2 |
| 0 | 1 | 0 | 4 |
| 0 | 1 | 1 | 8 |
| 1 | 0 | 0 | 16 |
| 1 | 0 | 1 | 32 |
| 1 | 1 | 0 | 64 |
| 1 | 1 | 1 | 128 |
Регистры данных АЦП – ADCL и ADCH
ADLAR = 0:
| Разряд | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
| | - | - | - | - | - | - | ADC9 | ADC8 | ADCH |
| | ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 | ADC1 | ADC0 | ADCL |
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| Чтение/запись | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | |
| | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | |
| Исх. значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
ADLAR = 1:
| Разряд | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | |
| | ADC9 | ADC8 | ADC7 | ADC6 | ADC5 | ADC4 | ADC3 | ADC2 | ADCH |
| | ADC1 | ADC0 | - | - | - | - | - | - | ADCL |
| | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| Чтение/запись | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | |
| | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | Чт. | |
| Исх. значение | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
По завершении преобразования результат помещается в этих двух регистрах. При использовании дифференциального режима преобразования результат представляется в коде двоичного дополнения.
Если выполнено чтение ADCL, то доступ к этим регистрам для АЦП будет заблокирован (т.е. АЦП не сможет в дальнейшем модифицировать результат преобразования), пока не будет считан регистр ADCH.
Левосторонний формат представления результата удобно использовать, если достаточно 8 разрядов. В этом случае 8-разрядный результат хранится в регистре ADCH и, следовательно, чтение регистра ADCL можно не выполнять. При правостороннем формате необходимо сначала считать ADCL, а затем ADCH.
ADC9:0: Результат преобразования АЦП
Данные биты представляют результат преобразования.