Présentation de la mention
Вид материала | Документы |
СодержаниеResponsable : Bertrand David Responsable : Francois PECHEUX |
- A few slides from the Presentation, 31.45kb.
- На русском и английском языках, 160.31kb.
- Стандарт університету, 259.5kb.
- International Communist Seminar (Brussels) Presentation Международный Коммунистический, 29.1kb.
Acronyme : ets | Spécialité : SAR | 3 ECTS | Niveau : 500 | Semestre : S4 |
Titre : Elaboration et transformations de sons | ||||
Responsable : Bertrand David | Répartition hebdomadaire ou semestrielle | |||
(30h/7 semaines) | ||||
ContenuCette UE est dédiée à l'application des algorithmes d'estimation, de transformation ou d'élaboration de sons musicaux. Elle s'appuie sur les enseignements d'analyse-synthèse des sons musicaux et/ou d'articles de recherche. Les algorithmes seront implémentés en langage matlab, sous forme de projet expérimental. | ||||
Expérience du responsable dans le domaine de l’UEMaître de conférence à Télécom Paris (ENST), au sein du département Traitement du Signal et des Images, je travaille sur des problématiques liées à la représentation, la modélisation et la description automatique des signaux audio-fréquence et particulièrement musicaux. J'y encadrerai bientot mon 6eme doctorant. Membre du comité d’organisation du GRETSI 2003 (la conférence nationale de traitement du signal), membre du bureau du groupe spécialisé d'acoustique musicale de la SFA (organisateur d'une journée d'étude sur la description automatique et la perception de la musique), j'enseigne le traitement du signal au sein de l'équipe ATIAM depuis 2001. Depuis 2001, j'ai participé à 30 publications de niveau international dont 7 articles de revue (IEEE transactions majoritairement), | ||||
Réalisations du responsable dans le domaine de l’UE
|
Acronyme : fpga | Spécialité : ACSI | 3 ECTS | Niveau : 500 | Semestre : S3 |
Titre : Circuits programmables FPGA (Field Programmable Gate Array) | ||||
Responsable : Francois PECHEUX | Répartition hebdomadaire ou semestrielle | |||
(CM: 12h00/4 semaines)(TD/TME: 16h00/4 semaines) | ||||
ContenuInitiation à la conception sur circuits programmables FPGA avec l'étude d'un contrôleur PCI simplifié. Cette unité d'enseignement très pratique est destiné aux étudiants n'ayant jamais utilisé de circuits FPGA. | ||||
Expérience du responsable dans le domaine de l’UEJe suis Enseignant-Chercheur dans l'Equipe ACSI du LIP6. Je travaille sur la modélisation multi-abstraction de composants numériques complexes et sur la simulation efficace de systèmes sur puce multi-processeurs à espace mémoire partagé (traitement vidéo, réseau). Je m'intéresse également aux langages de modélisation de systèmes à temps discret (VHDL, Verilog, systemC) et à temps continu (VHDL-AMS, Verilog-AMS, SystemC-AMS), ainsi qu'à la synthèse de systèmes sur composants programmables. J'enseigne l'architecture des ordinateurs en L3, M1 et M2, la gestion et la programmation des périphériques et M1, les langages de description de matériel (HDL) en M2, et le prototypage rapide d'application mixtes matérielles/logicielles sur FPGA. | ||||
Réalisations du responsable dans le domaine de l’UE |