Geum.ru

Федеральное агентство по атомной энергии фгуп «цнииатоминформ» центр «атом-инновация» материалы инновационного форума росатома июнь, 2007 год москва партнеры форума

Вид материалаДокументы

Содержание


Маршрут проектирования микросхем памяти
Подобный материал:
1   ...   52   53   54   55   56   57   58   59   60

Маршрут проектирования микросхем памяти


Касатов С.Б., ФГУП «ФНПЦ НИИИС им. Ю.Е.Седакова»

Микросхемы памяти играют важнейшую роль во многих системах различного назначения. Они постоянно совершенствуются как в схемотехнической области, так и в области развития новых архитектур. В настоящее время созданы и используются десятки различных типов ЗУ, применяемых в различной аппаратуре.

В НИИИС производятся микросхемы памяти, для использования в аппаратуре специального назначения. Для таких микросхем важна, как большая информационная емкость, так и стойкость к различным факторам, в частности к воздействию радиации.

Существуют отечественные и зарубежные аналоги подобных микросхем. Поэтому, для того, чтобы производить микросхемы, по уровню не уступающие зарубежным аналогам, требуются стабильный спецстойкий технологический процесс и четко отработанный маршрут проектирования микросхем.

Так как к микросхемам памяти, разрабатываемым НИИИС, предъявляются высокие требования по радиационной стойкости, то применяемые при разработке микросхем технологии должны способствовать повышению радиационной стойкости микросхем.

Наиболее устойчивыми к радиации являются микросхемы, выполненные по технологиям кремний на сапфире (КНС) и кремний на изоляторе (КНИ). Для производства устойчивых к радиации микросхем памяти по КНС технологии в НИИИС используется стандартный маршрут проектирования микросхем. Он включает в себя следующие основные этапы:

- разработка технических требований на проектирование;

- разработка структурной схемы памяти;

- разработка норм КТО, модельных тестовых структур;

- разработка и изготовление тестового кристалла, измерение характеристик тестовых элементов и извлечение Spice-параметров;

- разработка и моделирование принципиальной электрической схемы, разработка топологии СБИС;

- разработка правил верификации и экстракции, проверка норм КТО, сравнение топологии с электрической схемой, экстракция электрической схемы из топологии;

- моделирование электрической схемы с учетом паразитных параметров;

- изготовление и исследование экспериментальных образцов;

Проектные нормы, с которыми возможен выпуск микросхем по технологии КНС в НИИИС, составляются 1,5 мкм. Для увеличения информационной емкости микросхем памяти, требуется уменьшение проектных норм. Однако, при использовании технологии КНС, уменьшение норм связано с определенными трудностями, возникающими при выращивании слоя кремния на сапфировой подложке.

Технология КНИ позволяет производить микросхемы, по радиационной стойкости не уступающие микросхемам, выполненным по технологии КНС, но с меньшими проектными нормами.

За рубежом технология КНИ широко используется при проектировании и изготовления радиационно-стойких микросхем памяти. Однако, в России, проектирование микросхем по этой технологии не так развито. Поэтому качественно проработанный маршрут проектирования микросхем памяти по технологии КНИ крайне важен для оборонной промышленности нашей страны. Таким образом, была поставлена задача разработки маршрута проектирования микросхем по технологии КНИ.

При разработке маршрута проектирования микросхем памяти по технологии КНИ оптимизировался существующий маршрут с учетом возможностей проектирования и изготовления микросхем по данной технологии в НИИИС.

В настоящее время, оборудование, имеющееся в НИИИС, не позволяет изготавливать микросхемы по технологии КНИ. В связи с этим основу маршрута проектирования микросхем памяти, разработанного в НИИИС, был положен режим фаундри. Работа в этом режиме заключается в сотрудничестве НИИИС с другими предприятиями, имеющими оборудование для производства микросхем, которое позволяет выпускать микросхем по технологии КНИ. Единственное предприятие в России, обладающее подобным оборудованием является НИИСИ РАН. Таким образом, производство микросхем памяти реализовывается в НИИСИ РАН, а разработка - в НИИИС. Также, для полной совместимости проектных норм с используемым при производстве микросхем оборудованием, предприятием – изготовителем разрабатываются нормы КТО и предоставляются разработчикам.

Разработка микросхем памяти осуществляется на компьютере с помощью программных пакетов. Так как НИИСИ РАН кроме норм КТО разрабатывает и предоставляет разработчикам правила для проверки этих норм на компьютерном оборудовании, правила для сравнения разработанной топологии микросхемы памяти с электрической схемой, правила экстракции схемы из топологии, то при разработке микросхем памяти в НИИИС используется то же программное обеспечение, что и в НИИСИ РАН. Это программный пакет Cadence с входящими в его состав прикладными программами для разработки электрических схем и топологий, моделирования электрических схем с использованием Spice-моделей транзисторов, проверки норм КТО, правил верификации, а так же для проведения экстракции электрической схемы из разработанной топологии с учетом паразитных параметров.

Spice - модели транзисторов так же предоставляются НИИСИ РАН. Это набор различных физических и математических параметров транзисторов, таких как:

VTO – пороговое напряжение транзисторов;

UO – подвижность носителей тока в инверсном слое канала;

TOX – толщина окисла;

DELTA – коэффициент влияния ширины канала на пороговое напряжение;

NSUB – уровень легирования подложки.

Они извлекаются с использованием специализированных программ для получения Spice-параметров, которые используют ВАХ транзисторов, снятые на специализированном оборудовании с изготовленных тестовых структур, включающих в себя транзисторы различных типов, которые предполагается использовать в дальнейшем при проектировании микросхем. По полученным ВАХ программа для извлечения Spice-параметров так же строит ВАХ, но уже с использованием этих параметров. Далее, сравнив исходные вольтамперные характеристики с характеристиками, построенными программной, можно судить о точности извлечения Spice-параметров.

После разработки схемы и топологии следует изготовление экспериментальных образцов на оборудовании НИИСИ РАН. Все исследования микросхем после изготовления проводят в НИИИС на специализированном оборудовании. Микросхемы исследуются на стойкость к механическим воздействиям, климатическим воздействиям, к воздействию ионизирующего излучения, к разряду электростатического потенциала.

После проведения каждого из вышеперечисленных исследований микросхемы памяти тестируются на специализированном оборудовании, таком как тестер «Формула 2К» и Agilent 93000. На тестерах проводятся измерения электрических параметров микросхем, таких как токи утечки, токи потребления, входные и выходные напряжения. Так же проводится проверка функционирования микросхемы.

Рассмотренный маршрут проектирования в данное время успешно осваивается разработчиками НИИИС. С использованием данного маршрута ведется НИР по разработке оперативного запоминающего устройства с повышенной радиационной стойкостью, ОКР по разработке постоянного запоминающего устройства с масочным программированием и статического оперативного запоминающего устройства. В процессе проведения данных НИР и ОКР разработаны электрические схемы, топологии микросхем памяти, изготовлены тестовые образцы, проведены их исследования. По результатам исследований проведен анализ работоспособности микросхем и соответствия их параметров требованиям технического задания.

В дальнейшем рассмотренный маршрут будет совершенствоваться с целью еще большего сокращения времени и затрат на разработку и производство микросхем, в частности, на производственных площадях НИИИС планируется наладка кристального производства по технологии КНИ с проектными нормами 0,5 мкм.