Амплитудный накопитель сигнала некогерентного рассеяния
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
нно заведен также и на персональный компьютера, который должен иметь входной контроллер с возможностью подсоединения 16-разрядной шины, а также иметь выходы для программной выдачи оператором управляющих импульсов "Обнуление" и "Считывание от ПК".
2.2 Разработка принципиальной схемы амплитудного накопителя
Ниже предложена к разработке и рассчитана принципиальная схема амплитудного накопителя, которая соответствует структурной схеме, изображенной на рис. 1.12.
Элементная база контрольного канала должна обеспечивать выполнение заданных функций пи возможно меньшей сложности аппаратуры, необходимое быстродействие и относительно простое сопряжение с аппаратурой радара НР. Так как в цифровых схемах используется напряжение сигнала в пределах 5В, то для построения канала целесообразно использовать микросхемы серии ТТЛ. Представленным требованиям удовлетворяет наиболее распространенные серии К155, К531 и К565, в составе которых есть микросхемы с необходимыми функциональными возможностями. Микросхемы изготовлены по биполярной технологии и размещены в герметичном корпусе типа 2136.64-1 с вертикальным двухрядным расположением выводов.
Сумматор.
Сумматор предназначен для повысотного суммирования 7-и разрядного кода, поступающего с АЦП, с 16-и разрядным числом, хранящимся в ОЗУ и выдачи результата, которые будут занесены в те же ячейки оперативной памяти.
Схема электрическая принципиальная сумматора и остальных блоков амплитудного анализатора имеет вид, изображенный на чертеже 1. Так как типовые микросхемы обеспечивают действия с 4-разрядными числами, то для выполнения суммирования 16 разрядных чисел необходимо использование 4 корпусов. Первый элемент суммирования - это 4 микросхемы Д1...Д4 (К531 ИП3П). Для их связи необходим и общая схема быстрого переноса для сумматора - Д5 (К531 ИП4П).
Основные электрические параметры К531 ИП3П при температуре окружающей среды 25+100 следующие:
I0вх, мА, не более: по входу М по информационным входам А и В по входу S по входу С -2 -6 -8 10I1вх, мА, не более: по входу М по информационным входам А и В по входу S по входу С 0.05 0.15 0.2 0.25U1вых, В, не более:0.5U1вых, В, не менее:2.7tзад, нс, не более:30Iпот, мА, не более:220
Технические характеристики К531 ИП4П имеют вид:
I0вх, мА, не более по входам: переноса СП распространения переноса Р3 распространения переноса Р2 образования переноса G1 -2.0 -4.0 -6.0 -16.0I1вх, мА, не более по входам: переноса СП распространения переноса Р3 распространения переноса Р2 образования переноса G1 50 100 150 400U0вых, В, не более:0.5U1вых, В, не менее:2.7tзад, нс, не более:10.5Iпот, мА, не более:100
Роль буферных регистров выполняют ключи (Д6...Д9) - канальные регистры на 4 микросхемах К155ЛИ1, отпираемые импульсами "Считывание от ПК".
Регистр адреса. Регистр адреса предназначен для формирования во время сеанса под воздействием импульсов синхронизатора радара кода адреса ячеек ОЗУ, в которые поступают данные для накопления. Для этой цели использован 4-разрядный счетчик на 3 микросхемах Д10…Д12 типа К155ИЕ7, который благодаря каскадному соединению корпусов реализует общую разрядность 212.
Основные электрические параметры К155ИЕ7 при температуре окружающей среды 25+100:
Число разрядов 8Iпот, мА, не более:102U0вых, В, не более:0.4U1вых, В, не менее:2.4t1,0зд р, нс, не более:24Краз10
ОЗУ является полупроводниковой памятью емкостью 4К 16-разрядных слов и предназначено для хранения числовых данных. Оно состоит из 16 элементов памяти с логическими схемами адресации и управления (Д14…Д29). Адрес ячейки памяти необходимо от счетчика подать непосредственно на адресные входы "А1…А12" всех микросхем. Вслед за адресами требуется на вход СЕ установить сигнал Такт, который используется для запоминания информации. Кристаллы ОЗУ снабжены входом CS выборки кристалла, при подаче на который отрицательного импульса "Обнуление" его выходы закрываются.
Технические характеристики К565 РУ1А следующие:
Iпот, мкА, не более:25U0вых, В, не более:0.4I0вых, В, не более:0.4t1,0зд р, нс, не более:440Краз10Свх, пФ, не более3000Свых, пФ, не более4000Uи п1, В, не более:12.6Uи п2, В, не более:5.25Uи п3, В, не менее:-5.25Предельному электрическому режиму эксплуатации БИС соответствуют следующие условия: Ucc1 -2,2 B, Il < 3 мА.
2.3 Описание работы принципиальной схемы
Работа схемы состоит в следующем.
На первые входы элементов "Аi" суммирования поступает число без знакового разряда - т.е. его модуль. На вторые входы "Bi" поступают числа, которые хранятся в ОЗУ и в данный момент времени находятся на его выходах "Fi". В каждом цикле счетчик адреса по переднему фронту импульса "Такт" устанавливается в новое положение. Когда с АЦП поступит результат от очередного участка дальности (также образованный по переднему фронту импульса "Такт"), к моменту появления заднего фронта этого импульса на входах ОЗУ уже установится результат суммирования, так как схема ускоренного переноса за долю мкс успеет передать информацию с корпуса на корпус.. По этому фронту он будет занесен на то же самое место в ячейку ОЗУ, т.е. произойдет увеличение содержимого ячейки. К моменту появления следующих переднего и заднего фронтов импульса процедура повторится, но уже увеличится результат в следующей ячейке памяти - и так по всем ячейкам ОЗУ.
На адресные входы счетчика заведен начальный код ячейки ОЗУ, с которой в каждой развертке должно начинаться накопление - нулевой. Этот код в счетчике по сери