Компьютерная схемотехника
Методическое пособие - Компьютеры, программирование
Другие методички по предмету Компьютеры, программирование
отавших компараторов в двоичный код используется соответствующее кодирующее устройство. Состояния данного кодирующего устройства для четырехразрядного АЦП показаны в таблице 10.2.1
Таблица 10.2.1
Входное
напряжеиеСостояние компараторовВыходной двоичный кодu*вхК15К14K13K12K11K10K9K8K7K6K5K4K3K2K1а3а2а1а000000000000000000000100000000000000100012000000000000011001030000000000001110011400000000000111101005000000000011111010160000000001111110110700000000111111101118000000011111111100090000001111111111001100000011111111111010110000111111111111011120001111111111111100130011111111111111101140111111111111111110151111111111111111111*Входное напряжение дано в условных единицах: цифрами от 0 до 15 пронумерованы уровни квантования аналогового входного сигнала.
Кодирующее устройство (рисунок 10.26.1) реализовано с применением одного 15-ти входового логического элемента “ИЛИ-НЕ”; 14-ти элементов “запрет” и шифратора (преобразователя) 16-позиционного ”унитарного” кода в 4-х разрядный двоичный код.
Существует два режима работы микросхемы, которые определяются длительностью сигнала на входе RD.
Режим 0 (рисунок 10.27) инициализируется удержанием низкого значения сигнала чтения RD до завершения преобразования.
Рисунок 10.27
Он предназначен для микропроцессоров, которые могут быть переведены в состояние ожидания. В этом режиме преобразование начинается вместе с операцией чтения (низкий уровень CS и RD), и данные считываются, когда преобразование завершается. Логический ноль на входах CS и RD защелкивает адресные входы мультиплексора и инициирует преобразование. Выходы DB0-DB7 находятся в высокоимпедансном состоянии до окончания преобразования. Сигнал готовности RDY подключается ко входу READY/WAIT микропроцессора. RDY принимает логический ноль по спаду CS и переходит в высокоимпедансное состояние по окончанию преобразования, когда результат выдается на линии данных. Сигнал INT принимает значение логического нуля, когда преобразование заканчивается и логической единицы, когда сигнал на входе RD переходит в единичное состояние. Режим 1 (рисунок 10.28) не требует ожидания со стороны микропроцессора.
Рисунок 10.28
Операция чтения одновременно инициирует преобразование и чтение результатов предыдущего преобразования. Сигнал INT принимает значение логической единицы по фронту RD и логического нуля по окончанию преобразования. Вторая операция чтения необходима для считывания результатов предыдущего преобразования. Второй сигнал RD защелкивает новый адрес в мультиплексоре и инициирует следующее преобразование. Задержка в 2,5мкс должна соблюдаться между операциями чтения.
В нашем случае будем использовать режим работы 0, т.к. режим 1 требует длительность сигнала 600нс. Для выбранной ОМЭВМ эта длительность равна 1 мкс.
На рисунке 10.29 приведена передаточная характеристика MAX154.
Рисунок 10.29
10.2.4.2 Расчет АЦП MAX154
Микросхема MAX154 может измерять входной сигнал со скоростью изменения до 157 мВ/мкс.
Если входной сигнал изменяется по синусоидному закону
Uвх.АЦП = Um sin2ft,(10.12)
то скорость его изменения
(10.13)
При 2ft = 0 значение скорости будет максимальным, а cos0=1.
В этом случае выражение (10.13) примет вид
.(10.14)
Подставляя вместо значение 157мВ/мкс, а также учитывая, что максимальное значение Um, которое может обрабатываться рассматриваемым АЦП, равно 2,5В, определим значение максимальной частоты:
Максимальная частота квантования по времени fmax ограничена временем преобразования tПРБ = 2мкс и временем между преобразования (временем сброса) tСБР =0,5мкс.Тогда
(10.15)
При использовании в АЦП MAX154 четырех каналов преобразования максимальная частота дискретизации на один канал равна
(10.16)
Это значение значительно превышает требования теоремы взятия отсчетов (теоремы Котельникова): частота дискретизации должна быть не менее, чем в два раза выше, чем максимальная частота изменения входного сигнала, которая по приведеным выше соображениям равна 10 кГц.
10.3 Применение ЦАП при выводе цифровой информации из МПС
Цифро-аналоговые преобразователи (ЦАП) предназначены для преобразования цифровых сигналов в аналоговые и служат для сопряжения цифровых и аналоговых устройств. Они широко используются для управления аналоговыми устройствами при помощи микроконтроллеров в таких отраслях техники, как системы управления технологическими процессами (исполнительные устройства программируемых станков, роботов и т.д.); дискретная автоматика; измерительная автоматика; и т.д.
Среди различных исполнений ЦАП широкое применение находит преобразователь с резисторной матрицей (РМ) R-2R и с суммированием токов. Его упрощенная структура приведена на рисунке 10.30.
Рисунок 10.30
На инвертирующем входе операционного усилителя (ОУ) в соответствии с заданным значением входного двоичного кода суммируются токи, взвешенные по двоичному закону и пропорциональные значению опорного напряжения Uоп. Входной ток матрицы I задается источником внешнего опорного напряжения и последовательно делится в узлах РМ R-2R по двоичному закону.
На входы а0, а1, ..., аn-1 поступают цифровые сигналы, соответствующие значению i-го разряда входного двоичного кода. Если на входе i-го разряда присутствует логическая единица, то ключ Кл переключается в верхнее положение и ток данной ветви резисторной матрицы поступает н