Формирователь OFDM сигнала на плис стандарта 802.16d
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
?кропроцессорами. Современный подход к проектированию сложных систем заключается, скорее, в удачном совмещении архитектур ПЛИС и процессоров. При этом происходит органичное дополнение: возможность скоростной обработки данных в реальном времени; реализации узкоспециальных алгоритмов, с жесткими временными диаграммами; большое число пользовательских выводов с широкими возможностями процессоров для решения математических и алгоритмических задач. Другой областью применения ПЛИС является построения высокоскоростных систем ввода/вывода данных, благодаря встроенным скоростным приемопередатчикам, а также большому количеству пользовательских выводов (современные ПЛИС имеют более 1000 пользовательских выводов!) что делает их, зачастую, единственно приемлемым решением. Еще одной областью применения ПЛИС является прототипирование заказных СБИС (ASIC), когда проект сначала реализуется на ПЛИС, а затем переводится в базис заказной микросхемы.
Таким образом, можно перечислить основные области применения ПЛИС:
1.Высокоскоростная обработка данных;
2.Алгоритмы ЦОС, особенно где требуется обработка данных в реальном времени;
.Задачи обработки информации, требующие большого количества пользовательских выводов;
4.Промежуточный этап проектирования СБИС;
5.Узкоспециальные алгоритмы, построенные на жестких временных диаграммах;
.Проекты, где требуется большое число портов ввода-вывода.
В настоящее время наибольшую распространенность получили два типа архитектур ПЛИС:
1) CPLD (англ. complex programmable logic device). Примерами ПЛИС данной архитектуры является семейство MAX фирмы Altera и CoolRunner фирмы Xilinx. Для архитектур данных ПЛИС характерны крупные логические блоки - макроячейки (macrocells). Современные ПЛИС содержат до нескольких сотен макроячеек. Каждая макроячейка реализует функцию нескольких переменных и содержит триггер для хранения полученного результата. Для ПЛИС данной архитектуры характерно крайне низкая потребляемая мощность в статическом режиме (потребляемый ток порядка десятков микроампер), которая линейно возрастает с увлечением тактовой частоты. Также для данной архитектуры характерны жесткие временные задержки между макроячейками а, следовательно, и выводами микросхемы. Типичное время задержки между выводами (pin-to-pin) составляет единицы наносекунд. Прошивка ПЛИС данной архитектуры хранится внутри микросхемы в энергонезависимой памяти.
2) FPGA (англ. field-programmable gate array). ПЛИС данной архитектуры обладают намного более развитой архитектурой, по сравнению с CPLD. Основной структурной единицей ПЛИС данной архитектуры является LUT(англ. Lookup tables) - таблицы преобразования, позволяющие реализовывать логические функции. Современные ПЛИС содержат аппаратные умножители, в том числе с накоплением (MAC), блоки внутренней памяти, аппаратные интерфейсы для DDRx SDRAM, аппаратные ядра PCIexpress, встроенные микропроцессорные ядра, трансиверы для организации скоростной передачи данных между ПЛИС и внешними устройствами.
В процессе проектирования устройств на ПЛИС используют языки описания устройств HDL (Hardware description language) - VHDL, Verilog, Abel, AHDL. Ранее был распространен способ проектирования с помощью рисования схемотехники. Этап проектирования устройства на ПЛИС заключается в описании устройства на языке HDL, перевода описания в базис выбранной ПЛИС, трассировка внутренних ресурсов ПЛИС в соответствии с со списком цепей, генерация результирующей прошивки.
.2 ПЛИС фирмы Altera серии МАХ7000
Программируемое логическое устройство (PLD) с высокой плотностью упаковки. Логическая емкость 600-5000 логических вентилей (gates).
Программируемые элементы выполнены по технологии EEPROM
Программирование в системе через встроенный IEEE 1149.1 JTAG интерфейс с напряжением питания 5.0В.
Программирование в системе совместимо со стандартом IEEE 1532 (ISP).
Включает 5.0В MAX 7000 и 5.0В MAX 7000S, поддерживающие программирование в системе.
Встроенная JTAG схема граничного сканирования в микросхемах MAX 7000S c 128 и более макроячейками.
PLD логической емкостью от 600 до 5,000 вентилей.
Задержка pin-to-pin 5 нс, частота iетчика до 175.4 МГц.
PCI совместимы.
Поддерживают открытый сток в микросхемах MAX 7000S.
Программируемые триггеры макроячеек с индивидуальным управлением сбросом, установкой, clock и clock enable.
Режим сохранения потребляемой мощности позволяет ее уменьшить на 50% в каждой макроячейке.
Наличие конфигурируемых экспандеров позволяет использовать до 32 product terms на макроячейку.
Количество контактов варьируется от 44 до 208 в различных корпусах TQFP, PQFP, RQFP, PLCC и PGA.
Программируемый бит секретности для защиты проекта.
Напряжение питания 3.3В или 5.0В
MultiVolt ввод/вывод позволяет взаимодействовать с 3.3В или 5.0В микросхемами (MultiVolt ввод/вывод не поддерживается микросхемами в 44-выводных корпусах)
Совместимость по контактам с микросхемами MAX 7000A и MAX 7000B
Улучшенные особенности в микросхемах MAX 7000E и MAX 7000S
6 контактов или управление от логики сигналами output enable;
Два общих тактовых сигнала с возможностью инверсии;
Дополнительный ресурс межсоединений для улучшения разводки;
Быстрый ввод обеспечивается специальным путем от контакта ввода/вывода до триггера макроячейки;
Программируемая скорость изменения фронта сигнала.
Программное обеспечение для различных платформ PC, Sun SPARCstation и HP 9000 Series 700/800 обеспечивает поддержку процесса проектирования, разм?/p>