Geum.ru

Компьютеры, программирование

  • 3921. Микро ЭВМ на МПК 1801
    Реферат пополнение в коллекции 09.12.2008

    прерываний

  • 3922. Микро ЭВМ на основе МПК - 1804
    Информация пополнение в коллекции 12.01.2009

    Содержание микрооперацийШД1ШД2Рг. I[3.0] := 1-1Рг. Т[23.0] := 0--Рг. LN[23.0]:=0--Рг. К[3.0] := 10-10Рг. Х[23.0] := Х-ХРг. Х[23.0] := Рг. X[23.0] 1-Рг. ХРг. Р[23.0] := Рг. Х[23.0]-Рг.ХРг. Чт.[23.0] := 0--Рг. Дт.:=Рг.I.-Рг.IРг.Дм.[23.0]:=Рг.Х[23.0]-Рг.ХРг.Сч.[23.0] := 23-23Рг.Дм.[23.0] := Рг.Дм.[23.0] + Рг.Дт + 1Рг.Дм.Рг.Дт.Т3 := 1--Т3 := 0--Рг.Дм. := Рг.Дм.[23.0] + Рг. Дт. [23.0]Рг.Дм.Рг.Дт.Рг.Дм. := L1(Рг.Дм.[23.0].0)Рг.Дм.-Рг.Чт. := L1(Рг.Чт.[23.0].0)-Рг.Чт.Рг.Чт.[23.0] := Рг.Чт.[23.0] + 1- Рг.Чт.Рг.Сч.[23.0] := Рг.Сч.[23.0] 1-Рг.Сч.Рг.Т. := Рг.Чт.[23.0]-Рг.Чт.Рг.LN[23.0] := Рг.LN[23.0] + Рг.Т.[23.0]Рг.LNРг.ТРг.I[23.0] := Рг.I[23.0] + 1-Рг.IРг.См.[23.0] := 0--Рг.Мн.[23.0] := Рг.Х[23.0]-Рг.ХРг.Мт.[23.0] := Рг.Р[23.0]-Рг.РРг.Сч.[23.0] := 13-13Tд. := 0--Рг.См.[23.0] := Рг.См.[23.0] + Рг.Мн.[23.0]Рг.См.Рг.Мн.Рг.См.[23.0] := Рг.См. + L1(Рг.Мн.[23.0].0)Рг.См.Рг.Мн.Рг.См.[23.0] := Рг.См. + Рг.Мн.[23.0] + 1Рг.См.Рг.Мн.Tд. := 1--Рг.Мт.[23.0] := R2(00.Рг.Мт.[23.0])-Рг.Мт.Рг.Мн.[23.0] := L2(Рг.Мн.[23.0].00)-Рг.Мн.Рг.Х[23.0] := Рг.См.[23.0]Рг.См.-Рг.Х[23.0] := Рг.Х.[23.0] + 1-Рг.ХРг.К. := Рг.К.[23.0] 1-Рг.К.

  • 3923. Микроконтент: как писать заголовки, заглавия страниц и темы в почтовых сообщениях
    Доклад пополнение в коллекции 12.01.2009

    Даже если заголовок выводится в сопутствующем контексте, трудность чтения текста с экрана и ограниченное количество информации, которое видно с первого взгляда, не позволяют пользователю получить достаточно сведений из окружающей заголовок информации. В печати же заголовок тесно связан с фотографиями, подзаголовками, и всем текстом статьи - все это можно охватить одним взглядом. На экране компьютера же будет видно значительно меньшее количество информации, и даже эту информацию будет трудно и неудобно читать, так что люди этого и не делают. Просматривая список статей на таком сайте как, например, news.com, пользователи часто просматривают только заголовки и пропускают описания под заголовками.

  • 3924. Микроконтроллер MCS 296
    Контрольная работа пополнение в коллекции 25.06.2010

     

    1. КудрявцевА.В.Учебно-методическое пособие к курсовому проектированию по дисциплине «Микропроцессорные системы». Уфа: УГАТУ, 1996 74с.
    2. КуприяновМ.С., МатюшкинБ.Д. и др. Справочник «Техническое обеспечение цифровой обработки сигналов» Санкт-Петербург: «Наука и техника», 2000. 752с.
    3. Шило Справочник по интегральным микросхемам. Справочник. М.: «Радио и связь», 1986 343с.
    4. ПухальскийГ.И., НовосельцеваТ.Я.Справочник «Проектирование дискретных устройств на интегральных микросхемах» М,: «Радио и Связь», 1990 304с.
    5. ПухальскийГ.И., НовосельцеваТ.Я. «Цифровые устройства» М,: «Политехника», 1996 878с.
    6. Конденсаторы: Справочник/И.И.Четвертков. М.: Радио и связь 1993. 392с.
    7. ГОСТ 2.707 81. Правила выполнения электрических схем цифровой вычислительной техники. М.: Изд во стандартов, 1981. 16с.
    8. ГОСТ 2.743 91. Обозначения условные графические в схемах. Элементы цифровой техники. М.: Изд-во стандартов, 1992. 58с.
  • 3925. Микроконтроллер семейства MCS-51
    Информация пополнение в коллекции 10.12.2010

     

    1. РЕГИСТРОВАЯ АДРЕСАЦИЯ 8ми битовый операнд находится в РОНе выбранного (активного) банка регистров;
    2. НЕПОСРЕДСТВЕННАЯ АДРЕСАЦИЯ (обозначается знаком # ) операнд находится во втором (а для 16ти битового операнда и в третьем) байте команды;
    3. КОСВЕННАЯ АДРЕСАЦИЯ (обозначается знаком @ ) операнд находится в Памяти Данных (РПД или ВПД), а адрес ячейки памяти содержится в одном из РОНов косвенной адресации (R0 или R1); в командах PUSH и POP адрес содержится в указателе стека SP; регистр DPTR может содержать адрес ВПД объемом до 64К;
    4. ПРЯМАЯ БАЙТОВАЯ АДРЕСАЦИЯ (dir) используется для обращения к ячейкам РПД (адреса 00h…7Fh) и к регистрам специальных функций SFR (адреса 80h…0FFh);
    5. ПРЯМАЯ БИТОВАЯ АДРЕСАЦИЯ (bit) используется для обращения к отдельно адресуемым 128 битам, расположенным в ячейках РПД по адресам 20H…2FH и к отдельно адресуемым битам регистров специальных функций (см. табл. 3 и программную модель);
    6. КОСВЕННАЯ ИНДЕКСНАЯ АДРЕСАЦИЯ (обозначается знаком @ ) упрощает просмотр таблиц в Памяти Программ, адрес ПП определяется по сумме базового регистра (PC или DPTR) и индексного регистра (Аккумулятора);
    7. НЕЯВНАЯ (ВСТРОЕННАЯ) АДРЕСАЦИЯ в коде команды содержится неявное (по умолчанию) указание на один из операндов (чаще всего на Аккумулятор).
  • 3926. Микроконтроллер типа AVR компании ATMEL
    Курсовой проект пополнение в коллекции 24.04.2012
  • 3927. Микроконтроллеры AVR
    Методическое пособие пополнение в коллекции 24.05.2010

    регистраАдрес ввода/ выводаАдрес SRAMОписаниеACSR0x080x28Регистр управления и состояния аналогового компаратораUBRR0x090x29Регистр скорости передачи данных через UARTUCR0х0А0х2АРегистр управления приемопередатчиком UARTUSR0x0В0x2ВРегистр состояния приемопередатчика UARTUDR0х0С0х2СРегистр данных приемопередатчика UARTSPCR0x0D0x2DРегистр управления интерфейсом SPISPSR0х0Е0х2ЕРегистр состояния интерфейса SPISPDR0x0F0x2FРегистр ввода/вывода данных интерфейса SPIPIND0x100x30Выводы порта DDDRD0x110x31Регистр направления передачи данных порта DPORTD0x120x32Регистр данных порта DPINC0x130x33Выводы порта СDDRC0x140x34Регистр направления передачи данных порта СPORTC0x150x35Регистр данных порта СPINB0x160x36Выводы порта ВDDRB0x170x37Регистр направления передачи данных порта ВPORTB0x180x38Регистр данных порта ВPINA0x190x39Выводы порта АDDRA0x1А0х3АРегистр направления передачи данных порта АPORTA0x1В0х3ВРегистр данных порта АEECR0x1С0х3СРегистр управления памяти EEPROMEEDR0x1D0x3DРегистр данных памяти EEPROMEEARL0x1Е0х3ЕРегистр адреса памяти EEPROM (младший байт)EEARH0x1F0x3FРегистр адреса памяти EEPROM (старший байт)WDTCR0x210x41Регистр управления сторожевым таймеромICR1L0x240x44Регистр захвата таймера/счетчика Т/С1 (младший байт)ICR1H0x250x45Регистр захвата таймера/счетчика Т/С1 (младший байт)OCR1BL0x280x48Регистр сравнения В таймера Т/С1 (младший байт)OCR1BH0x290x49Регистр сравнения В таймера Т/С1 (старший байт)OCR1AL0х2А0х4АРегистр сравнения А таймера Т/С1 (младший байт)OCR1AH0x2В0x4ВРегистр сравнения А таймера Т/С1 (старший байт)TCNT1L0х2С0х4ССчетный регистр таймера/счетчика Т/С1 (младший байт)TCNT1H0x2D0x4DСчетный регистр таймера/счетчика Т/С1 (старший байт)TCCR1B0x2Е0х4ЕРегистр управления В таймера/счетчика Т/С1TCCR1A0x2F0x4FРегистр управления А таймера/счетчика Т/С1TCNT00x320x52Счетный регистр таймера/счетчика Т/С0TCCR00x330x53Регистр управления таймера/счетчика Т/С0MCUCR0x350x55Регистр управления микроконтроллеромTIFR0x380x58Регистр флагов прерываний от таймеров/счетчиковTIMSK0x390x59Регистр маскирования прерываний от таймеровGIFR0х3А0х5АОбщий регистр флагов прерыванийGIMSK0х3В0x5ВОбщий регистр маскирования прерыванийSPL0x3D0x5DУказатель стека (младший байт)SPH0х3Е0х5ЕУказатель стека (старший байт)SREG0x3F0x5FРегистр состояния

  • 3928. Микроконтроллеры Z86 фирмы ZILOG
    Информация пополнение в коллекции 12.01.2009

    Каждый из таймеров/счетчиков может работать в однопроходном или циклическом режимах. В первом случае, при достижении таймером/счетчиком конца счета, счет прекращается, во втором начальное значение перезагружается и счет продолжается. При управлении от внутренней синхронизации TCLK (TCLK = XTAL/2 в основном режиме работы генератора), ее частота дополнительно делится на 4. Этот делитель вместе с 6-битным предделителем и 8-битным таймером/счетчиком образуют синхронную 16-битную цепь. Таймер/счетчик T1 может также управляться с внешнего входа TIN, в качестве которого используется вывод Р31. Выходы таймеров/счетчиков и выход внутренней синхронизации могут быть с помощью программы скоммутированы на выход TOUT, в качестве которого используется вывод Р36. Управление работой таймеров/счетчиков осуществляется с помощью регистра режимов таймеров TMR. Регистры таймеров/счетчиков T0 и T1, предделителей PRE0 и PRE1, а также регистр TMR размещены в адресном пространстве СРФ, рабочая группа F ( см. рис.1.2). Поэтому для управления и контроля за работой таймеров/счетчиков никаких специальных команд не требуется. Каждый из предделителей PRE0 (F5H) и PRE1 (F3H) состоит из 8-битного регистра начального значения и 6-битного вычитающего счетчика (см. рис.1.20). Регистры предделителей предназначены только для записи, кроме начального значения содержат управляющие биты. Назначение разрядов этих регистров, их состояние после сброса и в процессе работы поясняется рис.1.21 и рис.1.22. Попытка чтения этих регистров дает результат FF. Начальное значение предделителей может быть в диапазоне от 1 до 64 ( 01H,...,3FH,00H ).

  • 3929. Микроконтроллеры для начинающих. И не только
    Курсовой проект пополнение в коллекции 12.12.2010

    Остальные характеристики и возможности PICE-51 следующие:

    1. точная эмуляция отсутствие каких-либо ограничений на использование программой пользователя ресурсов МК;
    2. до 256 Кбайт эмулируемой памяти программ и данных. Поддержка банкированной модели памяти. Распределение памяти между ВСЭ и устройством пользователя с точностью до 1 байта;
    3. до 512К аппаратных точек останова по доступу к памяти программ и данных;
    4. аппаратная поддержка для отладки программ на языках высокого уровня;
    5. трассировка восьми произвольных внешних сигналов;
    6. четыре выхода синхронизации аппаратуры пользователя;
    7. трассировщик реального времени с буфером объёмом от 16 до 64К фреймов (массивов) по 64 бита с доступом «на лету». Трассировка адреса, данных, сигналов управления, таймера реального времени и восьми внешних сигналов пользователя;
    8. программируемый фильтр трассировки;
    9. аппаратный процессор точек останова с возможностью задания сложного условия останова эмуляции по комбинации сигналом адреса, данных, управления, восьми внешних сигналов, таймера реального времени, счётчиков событий и таймера задержки;
    10. четыре комплексных точки останова, которые могут быть использованы независимо или в комбинациях по условиям AND/OR/IF-THEN;
    11. 48-разрядный таймер реального времени;
    12. «прозрачная» эмуляция доступ «на лету» к эмулируемой памяти, точкам останова, процессору точек останова, буферу трассировки, таймеру реального времени;
    13. управляемый генератор тактовой частоты для эмулируемого МК. Возможность плавного изменения её от 500 кГц до 40 МГц;
    14. встроенная система самодиагностики аппаратуры ВСЭ, Поддерживается разработка программ на уровне ведения проектов для макроассемблера MCA-51 («Фитон»/ «Микрокосм»), а также для пакетов кросс-средств фирм Keil Software и IAR Systems;
    15. поддержка полнофункциональной символьной отладки программ, созданных с помощью следующих компиляторов: ассемблера ASM51 фирмы Intel, компилятора PL/M фирмы Intel, ассемблеров и компиляторов Си фирм Avocet Systems, Hi-Tech, Tasking Software;
    16. автоматическое сохранение и загрузка файлов конфигурации аппаратуры, интерфейса и опций отладки. Обеспечена совместимость файлов конфигурации с симулятором PDS-51 и переносимость проектов между PICE-51 и симулятором PDS-51;
    17. возможность настройки цветов, шрифтов и других параметров для всех окон одновременно и для каждого окна в отдельности.
  • 3930. Микроконтроллеры семейства AVR фирмы Atmel
    Курсовой проект пополнение в коллекции 17.01.2011

    №ОперацияМнемокод команды№ОперацияМнемокод команды36(Яч(X)) > RdLD Rd, X37(Rr) >Яч(X)ST X, Rr38(Яч(Y)) > RdLD Rd, Y39(Rr) >Яч(Y)ST Y, Rr40(Яч(Z)) > RdLD Rd, Z41(Rr) >Яч(Z)ST Z, Rr421.(Яч(X)) > Rd2. (X)+1>XLD Rd, X+431.(Rr)>Яч(X) 2.(X)+1>XST X+, Rr441.(Яч(Y)) > Rd2. (Y)+1>YLD Rd, Y+451.(Rr)>Яч(Y) 2.(Y)+1>YST Y+, Rr461.(Яч(Z)) > Rd2. (Z)+1>ZLD Rd, Z+471.(Rr)>Яч(Z) 2.(Z)+1>ZST Z+, Rr481.(X)-1>X 2. (Яч(X))> RdLD Rd, -X491.(X)-1 >X 2.(Rr)>Яч(X)ST -X, Rr501.(Y)-1>Y 2. (Яч(Y))> RdLD Rd, -Y511.(Y)-1 >Y 2.(Rr)>Яч(Y)ST -Y, Rr521.(Z)-1>Z 2. (Яч(Z))> RdLD Rd, -Z531.(Z)-1 >Z 2.(Rr)>Яч(Z)ST -Z, Rr54(Яч(Y)+q) > RdLDD Rd, Y+q55(Rr)>Яч(Y)+qSTDY+q, Rr56(Яч(Z)+q) > RdLDD Rd, Z+q57(Rr)>Яч(Z)+qSTDZ+q, Rr581.(SP)+1>SP 2. (СТЕК)> RdPOP Rd591.(Rr)-1>СТЕК 2.(SP)-1>SPPUSH Rrd, r = 0-31; q=0-63

  • 3931. Микроконтроллеры семейства MCS51 Intel
    Методическое пособие пополнение в коллекции 09.12.2008

    МнемоникаСодержаниеByte Tact1. Арифметические операции.ADD A,Rn (A) + (Rn) -> A Сложение112ADD A,direct(A) + (direct) -> A 212ADD A,@Ri (A) + ( (Ri) ) -> A112ADD A,#data (A) + #data -> A212ADDC A,Rn (A) + (Rn) + c -> A Сложение с учетом переноса112ADDC A,direct (A) + (direct) + c -> A 212ADDC A,@Ri (A) + ( (Ri) ) + c -> A112ADDC A,#data (A) - #data - c -> A212SUBB A,Rn (A) - (Rn) - c -> A Вычитание с учетом заема112SUBB A,direct (A) - (direct) - c -> A 212SUBB A,@Ri (A) - ( (Ri) ) - c -> A112SUBB A,#data (A) - #data - c -> A212INC A (A) + 1 -> A Инкремент ( увеличение на единицу )112INC Rn (Rn) + 1 -> Rn 112INC direct (direct) + 1 -> direct212INC @Ri( (Ri) ) + 1 -> ( Ri )112INC DPTR (DPTR) + 1 -> DPTR124DEC A (A) - 1 -> A Декремент ( уменьшение на единицу )112DEC Rn (Rn) - 1 -> Rn 112DEC direct (direct) - 1 -> direct212DEC @Ri ( (Ri) ) - 1 -> ( Ri )112MUL AB(A) * (B) -> AB Умножение (AB - произведение) 148DIV AB(A) / (B) -> AB Деление (A - частное B - остаток)148DA A Десятичная коррекция аккумулятора1122. Логические операции.ANL A,Rn (A) и (Rn) -> A Логическое побитовое И112ANL A,direct (A) и (direct) -> A212ANL A,@Ri (A) и ( (Ri) ) -> A 112ANL A,#data (A) и #data -> A212ANL direct,A (direct) и (A) -> direct212ANL direct,#data (direct) и #data -> direct324ORL A,Rn (A) или (Rn) -> A Логическое побитовое ИЛИ112ORL A,direct (A) или (direct) -> A212ORL A,@Ri (A) или ( (Ri) ) -> A 112ORL A,#data (A) или #data -> A212ORL direct,A (direct) или (A) -> direct212ORL direct,#data (direct) или #data -> direct324XRL A,Rn (A) ^ (Rn) -> A Логическое побитовое исключающее ИЛИ112XRL A,direct (A) ^ (direct) -> A212XRL A,@Ri (A) ^ ( (Ri) ) -> A 112XRL A,#data (A) ^ #data -> A212XRL direct,A (direct) ^ (A) -> direct212XRL direct,#data (direct) ^ #data -> direct324CLR A 00h -> A Обнуление 112МнемоникаСодержаниеByte TactCPL A not (A) -> A Инверсия112RL A Циклический сдвиг аккумулятора влево на один бит112RLC A Циклический сдвиг аккумулятора влево на один бит через бит переноса112RR A Циклический сдвиг аккумулятора вправо на один бит112RRC A Циклический сдвиг аккумулятора вправо на один бит через бит переноса112SWAP A Обмен тетрадами в аккумуляторе1123. Пересылка данных.MOV A,Rn (Rn) -> A112MOV A,direct (direct) -> A212MOV A,@Ri( (Ri) ) -> A112MOV A,#data #data -> A212MOV Rn,A (A) -> Rn112MOV Rn,direct (direct) -> Rn224MOV Rn,#data #data -> Rn212MOV direct,A (A) -> direct212MOV direct,Rn (Rn) -> direct224MOV direct,direct (direct) -> direct324MOV direct,@Ri ( (Ri) ) -> direct224MOV direct,#data #data -> direct324MOV @Ri,A (A) -> (Ri)112MOV @Ri,direct (direct) -> (Ri)224MOV @Ri,#data #data -> (Ri)212MOV DPTR,#data16 #data16 -> DPTR324MOVC A,@A+DPTR ( ( A) + ( DPTR ) ) -> A Обмен с внешне памятью программ 124MOVC A,@A+PC ( ( A) + ( PC ) ) -> A124MOVX A,@Ri ( ( Ri) ) -> A Обмен с внешней памятью данных124MOVX A,@DPTR ( ( DPTR ) ) -> A124MOVX @Ri,A (A) -> ( Ri) 124MOVX @DPTR,A (A) -> ( DPTR )124PUSH direct (direct) -> Stack Запись в стек224POP direct (Stack) -> direct Извлечение из стека224XCH A,Rn (A) <- > (Rn) Обмен содержимым112XCH A,direct (A) <- > (direct)212XCH A,@Ri (A) <- > ( (Ri) ) 112XCHD A,@Ri (A) <- > ( (Ri) ) Обмен младшей тетрадой 1124. Битовые операции.CLR C 0 -> с 112CLR bit 0 -> bit212SETB C 1 -> c112SETB bit 1 -> bit212CPL C not(c) -> c112CPL bit not(bit) -> bit212ANL C,bit ( с ) и (bit) -> c224ANL C,/bit ( c ) и not(bit) -> c224ORL C,bit ( c ) или (bit) -> c224ORL C,/bit ( c ) или not(bit) -> c224MOV C,bit (bit) -> c212MOV bit,C ( c ) -> bit 224JC rel если с = 1 , то переход по смещению rel224JNC rel если с = 0 , то переход по смещению rel224JB bit,rel если bit = 1 , то переход по смещению rel324JNB bit,rel если bit = 0 , то переход по смещению rel324JBC bit,rel если bit = 1 , то переход по смещению rel и сброс bit3245. Команды передачи управления.ACALL addr11 Вызов процедуры по адресу addr11224LCALL addr16 Вызов процедуры по адресу addr16324RET Возврат из процедуры124RETI Возврат из процедуры обработки прерывания124AJMP addr11 Безусловный переход по адресу addr11224LJMP addr16 Безусловный переход по адресу addr16324SJMP rel Безусловный переход по смещению rel224JMP @A+DPTR Безусловный переход по смещению (A) относительно (DPTR)124JZ rel Условный переход, если равно 0, по смещению rel224JNZ rel Условный переход, если не равно 0, по смещению rel224CJNE A,direct,rel Условный переход, если (A) не равно (direct), по смещению rel324CJNE A,#data,rel Условный переход, если (A) не равно #data, по смещению rel324CJNE Rn,#data,rel Условный переход, если (Rn) не равно #data, по смещению rel324CJNE @Ri,#data,rel Условный переход, если ( (Ri) ) не равно #data, по смещению rel324DJNZ Rn,rel Декремент Rn и условный переход, если не равно 0, по смещению rel224DJNZ direct,rel Декремент direct и условный переход, если не равно 0, по смещению rel324NOP Пустой оператор.112

  • 3932. Микроконтроллеры семейства Zilog Z86
    Информация пополнение в коллекции 12.01.2009

    МнемоникаОперандыНаименование командыАнглийский языкРусский языкКОМАНДЫ ЗАГРУЗКИCLR
    LD
    LDC
    LDE
    POP
    PUSHdst
    dst,src
    dst,src
    dst,src
    dst
    src Clear
    Load
    Load Constant
    Load External Data
    Pop
    PushОчистить
    Загрузить
    Загрузить константу
    Загрузить внешние данные
    Извлечь из стека
    Загрузить в стекАРИФМЕТИЧЕСКИЕ КОМАНДЫADC
    ADD
    CP
    DA
    DEC
    DECW
    INC
    INCW
    SBC
    SUB dst,src
    dst,src
    dst,src
    dst
    dst
    dst
    dst
    dst
    dst,src
    dst,src Add with Carry
    Add
    Compare
    Decimal Adjust
    Decrement
    Decrement Word
    Increment
    Increment Word
    Subtract with Carry
    Subtract Сложить с переносом
    Сложить
    Сравнить
    Десятичная коррекция
    Декремент
    Декремент слова
    Инкремент
    Инкремент слова
    Вычесть с заемом
    Вычесть ЛОГИЧЕСКИЕ КОМАНДЫAND
    COM
    OR
    XOR dst,src
    dst
    dst,src
    dst,src Logical AND
    Complement
    Logical OR
    Logical EXCLUSIVE OR Логическое И
    Дополнение ( НЕ )
    Логическое ИЛИ
    Исключающее ИЛИ КОМАНДЫ УПРАВЛЕНИЯ ПРОГРАММОЙCALL
    DJNZ

    IRET
    JP
    JR
    RET dst
    r,dst


    cc,dst
    cc,dst
    Call Procedure
    Decrement and Jump
    Non Zero
    Interrupt Return
    Jump
    Jump Relative
    Return Вызов подпрограммы
    Декремент и переход,
    если не нуль
    Возврат из прерывания
    Переход
    Переход относительный
    Возврат из подпрограммы КОМАНДЫ МАНИПУЛЯЦИИ БИТАМИTCM

    TM
    AND
    OR
    XOR dst,src

    dst,src
    dst,src
    dst,src
    dst,src Test Complement
    Under Mask
    Test Under Mask
    Bit Clear
    Bit Set
    Bit Complement Проверить дополнение
    с маской
    Проверить с маской
    Очистить биты
    Установить биты
    Дополнить биты КОМАНДЫ ПЕРЕСЫЛКИ БЛОКОВLDCI

    LDEI
    dst,src

    dst,src
    Load Constant
    Autoincrement
    Load External Data
    Autoincrement Загрузить константу
    с автоинкрементом
    Загрузить внешние данные
    с автоинкрементом КОМАНДЫ СДВИГОВRL
    RLC

    RR
    RRC

    SRA
    SWAP dst
    dst

    dst
    dst

    dst
    dst Rotate Left
    Rotate Left
    Through Carry
    Rotate Right
    Rotate Right
    Through Carry
    Shift Right Arithmetic
    Swap Nibbles Циклический влево
    Циклический влево
    через перенос
    Циклический вправо
    Циклический вправо
    через перенос
    Арифметический вправо
    Свопинг полубайтов КОМАНДЫ УПРАВЛЕНИЯ ПРОЦЕССОРОМCCF
    DI
    EI
    HALT
    NOP
    RCF
    SCF
    SRP

    STOP
    WDH

    WDT







    src





    Complement Carry Flag Disable Interrupts
    Enable Interrupts
    Halt
    No Operation
    Reset Carry Flag
    Set Carry Flag
    Set Register
    Pointer
    Stop
    WDT Enable During
    HALT
    WDT Enable or Refresh
    Дополнить флаг переноса
    Запретить прерывания
    Разрешить прерывания
    Переход в режим HALT
    Нет операции
    Сбросить флаг переноса
    Установить флаг переноса
    Установить указатель
    регистров
    Переход в режим STOP
    Разрешение сторожевого
    таймера в режиме HALT
    Разрешение или переза-
    пись сторожевого таймера 1.3.3.2. Условия ветвления программы

  • 3933. Микрополосковая антенная решетка
    Курсовой проект пополнение в коллекции 27.03.2012

    Упрощенно можно считать, что объемный резонатор микрополоскового излучателя ограничен вертикальными стенками из идеального магнитопроводящего материала, расположенными по периметру прямоугольной пластины. В прямоугольных микрополосковых антеннах обычно используется низший тип резонанса, при котором расстояние между излучающими щелями соответствует половине длины волны в полосковой линии передачи с шириной проводника, в свою очередь, равной половине длины волны в свободном пространстве.[2] Излучение формируется в основном двумя щелями I и II, образованными краями излучателя и экраном. Магнитные токи оказываются синфазными и формируют максимум излучения вдоль нормали к экрану. Возбуждение микрополосковых антенн осуществляется от коаксиальной или полосковой линей (см. рис.1.2). Конструкция получается весьма компактной, к тому же на антенной плате возможно размещение элементов управления излучением или схем обработки сигналов. Предполагается, что излучение энергии происходит через торцевые щели, образованные кромками концов отрезка полоскового проводника и экраном. При этом делается допущение о пренебрежимо малом излучении боковых щелей и учитывается возбуждение лишь квази-Т волны. Мощность, излучаемая торцевыми щелями, невелика по сравнению с мощностью квази -Т волны, набегающей на щель. Поэтому коэффициент отражения в плоскости торцевых щелей близок к единице. При этом распределение тока, а также поля, вдоль оси полосковой линии между торцевыми щелями мало

  • 3934. Микропрограммирование операций ЭВМ
    Информация пополнение в коллекции 29.11.2007

    Последняя микрооперация требует равенства исходных слов. Единица переноса из старшего разряда передается для сложения в младший разряд. Вне Ф-языка такая микрооперация называется операцией контрольного сложения. Для контроля правильности записи и считывания слов файла применительно к дискам все слова складываются по правилу контрольного сложения, получающаяся контрольная сумма добавляется в конце файла. При считывании снова подсчитывается контрольная сумма, которая сравнивается с имеющейся такой суммой в конце файла. Если суммы совпадают, то ошибок при считывании нет, в противном случае считывание повторяется установленное число раз до совпадения сумм.

  • 3935. Микропрограммные автоматы
    Курсовой проект пополнение в коллекции 01.02.2011

    Составление таблицы начинают с отметки s1 и последовательно рассматривают вершины ГСА в направлении стрелок. При проходе через условную вершину сначала двигаются по направлению стрелок, отмеченных нулем (поскольку такому движению соответствует естественная адресация МК). Адресные поля управляющих МК временно остаются незаполненными. Дойдя до конечной отметки, возвращаются вверх по таблице до первой управляющей МК незаполненным адресным полем и записывают в это поле адрес следующей по порядку свободной ячейки. Далее продолжают движение по ГСА от условной вершины, которой соответствует данная управляющая МК, в направлении дуги, отмеченной единицей. Описанную процедуру возвращения вверх по таблице повторяют до заполнения адресных полей всех управляющих МК, обеспечивая тем самым прохождение всех путей на ГСА.

  • 3936. Микропрограммный автомат на постоянном запоминающем устройстве для кодирования манчестерского кода
    Курсовой проект пополнение в коллекции 29.07.2010

    Для чего во внешних запоминающих устройствах используется код Манчестер II? До недавнего времени был самым распространенным в локальных сетях (диаграмма г). Применяется в технологиях Ethernet и Token Ring. Для кодирования единиц и нулей используется перепад потенциала, то есть фронт импульса. При манчестерском кодировании каждый такт делится на две части. Информация кодируется перепадами потенциала, происходящими в середине каждого такта. Единица кодируется перепадом от высокого уровня сигнала к низкому, а ноль - обратным перепадом. Переходы производятся в середине временного интервала, отведенного каждому двоичному биту. Код Манчестер II легко получается из кода без возвращения к нулю, если последний подать на один вход схемы логической равнозначности, на второй вход которой подан синхросигнал в виде меандра с периодом, равным периоду кода БВН, и синфазный с ним. [+] обладает хорошими самосинхронизирующими свойствами. [+]Полоса пропускания манчестерского кода уже, чем у биполярного импульсного. [+]нет постоянной составляющей (половину времени сигнал положительный, половину отрицательный). [+] требуется дополнительного источника питания для линии связи [+] в среднем ширина полосы манчестерского кода в полтора раза уже, чем у биполярного импульсного кода Код Манчестер-II, или манчестерский код, получил наибольшее распространение в локальных сетях. Он также относится к самосинхронизирующимся кодам, но в отличие от кода RZ имеет не три, а всего только два уровня, что способствует его лучшей помехозащищенности. Логическому нулю соответствует положительный переход в центре бита (то есть первая половина битового интервала - низкий уровень, вторая половина высокий), а логической единице соответствует отрицательный переход в центре бита (или наоборот). Обязательное наличие перехода в центре бита позволяет приемнику кода Манчестер-П легко выделить из пришедшего сигнала синхросигнал, что дает возможность передавать информацию сколь угодно большими пакетами без потерь из-за рассинхронизации. Допустимое расхождение часов приемника и передатчика может достигать величины 25%.

  • 3937. Микропроцессор AonZ80
    Информация пополнение в коллекции 12.01.2009

    Работа каскада формирования выборки ОЗУ определяется протеканием тока по цепи II: Ucc-R39-VD17-A13. На выходе инвертора - высокий потенциал, поэтому ток I не оказывает влияния на работу узла. Потенциал на базе VT3, определяемый II составляет 0,5-0.7 V в зависимости от типа диода (германиевые - 0,5-0,6; кремниевые - 0,6-0,7). При использовании диода в эмиттерной цепи VT3 (как правило, кремниевого) потенциала между базой и эмиттером VT3 (0-0,2 V) недостаточно, чтобы ток I открыл транзистор VT3, следовательно, транзистор закрыт, на его коллекторе протеканием тока. И устанавливается потенциал логической «1». Выбора ОЗУ не происходит (CS = «1»). Рекомендуем в базу VT3 устанавливать германиевые диоды (типа Д9) - VD16 и VD17 (при их использовании диод в эмиттерной цепи VT3 может и не понадобиться), в случае установки кремниевых диодов - установка кремниевого диода типа КД521 (КД522) VD22 обязательна. Суть рекомендации в том, что диод VD22 обеспечивает надежное запирание транзистора VT3. К этому необходимо прибегать, учитывая, что используемые кремниевые диоды в цепи базы имеют большое сопротивление прямого р-n перехода и создаваемое за счет этого большое падение напряжения при отсутствии VD22 становится достаточным для открывания VT3 и ложного формирования сигнала выборки ОЗУ Считанные данные накладываются на данные, которые в настоящее время считываются из других источников - происходит сбой.

  • 3938. Микропроцессор Z80 его структура и система команд
    Информация пополнение в коллекции 09.12.2008

    эээээ 28- эээээ эээээээээээ RFSH. эээ ээээээээээээ эээ эээээээээээ ээээээээээээ ээээээ. ээээээээ ээээээээээээ эээ ээээээээээээ TV эээээээээээ ээээээээ. эээээ 27- ээээээээээээээ эээ ээээээээээ эээээээээ эээээ э1 э ээээээээээ, эээ ээээээээээ ээээээээ ээээ эээээээээ эээээээ эээээээээ э эээээээээ эээээ ээээ ээээээээ эээ ээээээээээ эээээээээ эээээээ. ээээээ э1 эээ ээээээээээ ээээээээээээ эээээээ эээээээээээ эээ ээээээ эээээээ эээээ ээээ ээээээээ. ээээээ M1 ээээээээээ ээээээ э ээээээээ IORQ э эээээ ээээээ ээээээээээ. эээээээ ээээээээээ эээээээ, эээээ эээ эээ эээээээ MI, MREQ э RD ээээ ээээээээээээээ. э ээ ээ эээээ эээээээ эээээ ээээээ ээ ээээээ ээээээ эээээээ, эээээ ээээээ MREQ э RD ээээ ээээээээээээээ. эээээ эээээээээээ эээ эээээээ ээээээээээ - 1.14эээ, эээ ээээээээээ 4 эээээ. эээээ 20- эээээ эээээ lORQ. эээ эээээ эээээээ эээ ээээээээээ ээээээ IN эээ OUT. эээээ 18- эээээээ HALT. эээээ ээээээээээээээ эээ ээээээээээ эээээээ HALT. эээээ 25- эээээ эээээээ BUSRQ. Z-80 эээээээээ эээээээ эээээээээээ ээээээээээээ ээээээээ э ээээээээээээээ ээээ э ээээээ ээээээээ эээээ. ээээээ эээээээээээээээ ээээээээээ эээээээээ ээээ эээээээээээ ээээээээ ээээээээээээ эээээ эээээээээээ ээээ эээээ. эээээ 23- эээээ эээээээээээээ, BUSAK. ээээээээээээээ ээээээээээээ ээээээ эээээээээ эээээ ээээээээээ эээээээ э ээээээээээээ эээ эээээ.

  • 3939. Микропроцессор В1801ВМ1
    Информация пополнение в коллекции 12.01.2009

    Микропроцессор К1801ВМ1 работает в БК с тактовой частотой 3 МГц и содержит следующие основные функциональные блоки :

    • 16-разрядный операционный блок, служащий для формирования адресов команд и операндов, выполнения логических и арифметических операций, хранения операндов и результатов;
    • блок микропрограммного управления, вырабатывающий последовательность микрокоманд, Соответствующую коду принятой машинной команды. Этот блок построен на базе программируемой логической матрицы (ПЛМ). содержащей 250 логических произведений;
    • блок прерываний, организующий приоритетную систему прерываний (прием и предварительная обработка внешних и внутренних запросов на прерывание);
    • интерфейсный блок, обеспечивающий обмен информацией между микропроцессором ром и прочими устройствами, подключенными к системной магистрали. Этот же, блок осуществляет арбитраж при операциях прямого доступа к памяти, формирует
    • последовательность. управляющих сигналов:
    • блок системной магистрали, связывающий внутреннюю магистраль однокристального микропроцессора с внешней, управляющий усилителями приема и передачи информации на совмещенные выводы адресов и данных;
    • схема тактирования, обеспечивающая синхронизацию работы внутренних блоков микропроцессора.
  • 3940. Микропроцессор В1801ВМ1 архитектура и система команд
    Информация пополнение в коллекции 09.12.2008

    Микропроцессор К1801ВМ1 работает в БК с тактовой частотой 3 МГц и содержит следующие основные функциональные блоки :

    • 16-разрядный операционный блок, служащий для формирования адресов команд и операндов, выполнения логических и арифметических операций, хранения операндов и результатов;
    • блок микропрограммного управления, вырабатывающий последовательность микрокоманд, Соответствующую коду принятой машинной команды. Этот блок построен на базе программируемой логической матрицы (ПЛМ). содержащей 250 логических произведений;
    • блок прерываний, организующий приоритетную систему прерываний (прием и предварительная обработка внешних и внутренних запросов на прерывание);
    • интерфейсный блок, обеспечивающий обмен информацией между микропроцессором ром и прочими устройствами, подключенными к системной магистрали. Этот же, блок осуществляет арбитраж при операциях прямого доступа к памяти, формирует
    • последовательность. управляющих сигналов:
    • блок системной магистрали, связывающий внутреннюю магистраль однокристального микропроцессора с внешней, управляющий усилителями приема и передачи информации на совмещенные выводы адресов и данных;
    • схема тактирования, обеспечивающая синхронизацию работы внутренних блоков микропроцессора.