Вопросы для подготовки к экзамену по архитектуре ЭВМ

Вид материалаДокументы
Подобный материал:

Вопросы для подготовки к экзамену по архитектуре ЭВМ. (2012г.)

  1. Арифметические основы ЭВМ. Представление чисел, целых и дробных, в различных системах счисления. Представление числовой информации в форме с плавающей точкой по стандарту IEEE-754.
  2. Логические основы ЭВМ. Логические элементы И, ИЛИ, НЕ. Анализ и синтез функциональных логических схем реализующих заданные логические функции. Минимизация логических функций.
  3. Комбинационные одноразрядные сумматоры и полусумматоры: назначение и условно-графическое обозначение, логика работы и функциональные схемы.
  4. Основные функциональные элементы и узлы ЭВМ. Комбинационные и последовательностные схемы.
  5. Шифратор. Назначение. Таблица истинности. Структурная схема на логических элементах «или». Условно-графическое обозначение.
  6. Дешифратор. Назначение. Таблица истинности. Функциональная логическая схема. Условно-графическое обозначение.
  7. Мультиплексор. Назначение. Таблица истинности. Структурная схема. Условно-графическое обозначение.
  8. Демультиплексор. Назначение. Таблица истинности. Структурная схема. Условно-графическое обозначение.
  9. Триггеры как элементы памяти ЭВМ: основные типы и их условно-графическое обозначение. Таблицы состояний. Временные диаграммы.
  10. Синхронные и асинхронные триггеры: таблицы состояний и временные диаграммы, условно-графическое обозначение.
  11. Назначение и применение двухступенчатых триггеров. Временные диаграммы двухступенчатого триггера.
  12. Функциональные элементы и узлы ЭВМ. Регистры: назначение, классификация, условно-графическое обозначение. Регистры сдвига: функциональная схема, временные диаграммы..
  13. Счетчики: назначение и схемная реализация, условно-графическое обозначение и временные диаграммы.
  14. АЛУ. Структурная схема АЛУ для выполнения операции умножения целых чисел. Временные диаграммы управляющих сигналов.
  15. Устройство управления микропроцессора. Принцип работы микропрограммного устройства управления и устройства управления с жесткой логикой.
  16. Устройство управления с жесткой логикой: структурная схема, схема и временные диаграммы датчика импульсов.
  17. Общая структура ЭВМ. Назначение и функции основных блоков. Структурная схема микропроцессора в IBM PC. Назначение регистров микропроцессора.
  18. Структура двухоперандной машинной команды и режимы адресации операндов базового микропроцессора i8086.
  19. Программное управление работой ЭВМ. Структура двухоперандной машинной команды микропроцессора i-8086 и взаимодействие устройств PC при автоматическом выполнении машинной команды. Режимы адресации операндов.
  20. Cтруктурная схема 32-разрядного микропроцессора архитектуры Intel (iA-32). Аппаратная поддержка многозадачности. Организация переключения задач в защищенном режиме..
  21. Страничная трансляция линейного адреса в микропроцессоре архитектуры Intel 32-разрядном при: работе в защищенном режиме.
  22. Кэш-память и буфер ассоциативной трансляции TLB (на примере микропроцессора i486): назначение, принцип действия.
  23. Память ЭВМ. Устройство RAM и ROM, :SRAM и DRAM:. Схема управления чтением/записью. Схема построения памяти большего объема из микросхем меньшего объема.
  24. Организация обмена в микропроцессорной системе. Понятие интерфейса. Системная шина. Прямой доступ к памяти. Организация прерываний. Схема формирования номера прерывания по сигналу от устройства с помощью шифратора.
  25. Классификация вычислительных систем в зависимости от числа потоков команд и данных. Многопроцессорные и многомашинные вычислительные системы.


Задачи.

  1. X

    Y

    Z

    F(X,Y,Z)_

    0

    0

    0

    1

    0

    0

    1

    0

    0

    1

    0

    1

    0

    1

    1

    1

    1

    0

    0

    0

    1

    0

    1

    0

    1

    1

    0

    1

    1

    1

    1

    0
    Логическая функция F(x,y,z) задана своей таблицей истинности. Минимизировать эту функцию методом диаграмм Вейча и построить логическую схему, реализующую эту функцию.



  1. Запишите код команды ADD DH,A[DI] если смещение ячейки А в сегменте данных ОЗУ равно 0E3Fh. Какова длина этой машинной команды? Содержимое каких регистров МП изменится после выполнении этой команды? Справочные таблицы прилагаются.
  2. Запишите на ассемблере машинную команду 029DF7E2h и изобразите схему взаимодействия устройств PC при ее выполнении. (Справочные таблицы прилагаются).
  3. Известно состояние регистров процессора при выполнении некоторой задачи в защищенном режиме (см. карточку). Вычислите линейный адрес дескриптора сегмента данных. В какой таблице находится дескриптор? Чему равен линейный адрес операнда, если операнд в команде указан в базово-индексном режиме через регистры EВХ и ESI, а значение дескриптора сегмента данных равно 7А9F34BD  8012FDB7? (Карточка с исходными данными прилагается)
  4. Построить временные диаграммы выходных сигналов Q по заданным входным для RS-, D-, T- и JK-триггеров. Карточка с заданием прилагается.
  5. Вычислите адрес таблицы страниц, в которой находится информация о странице с операндом, заданным косвенно через регистр EDI, если значение дескриптора сегмента данных равно 34 68 92 5А ВF DC A4 6E, значение элемента каталога таблицы страниц равно B0В5671А. Чему равно смещение операнда на странице? Карточка с исходными данными прилагается.
  6. Известно состояние регистров процессора при выполнении некоторой задачи в защищенном режиме (см. карточку). Выполните страничную трансляцию линейного адреса операнда и определите его физический адрес, если в команде использована прямая адресация операнда и смещение операнда в команде записано так: E0 F2 CD 23.

Известны:
  • значение дескриптора сегмента данных 34 68 92 5А ВF DC A4 6E,
  • значение элемента таблицы страниц AD 5C 67 1А.

Чему равно смещение операнда на странице, по какому адресу она (страница) должна находиться и есть ли она в памяти или ее нужно подгружать? Возможна ли запись результата по месту этого операнда? Карточка с исходными данными прилагается.
  1. Запишите в восьмиразрядной сетке прямой, обратный и дополнительный коды для чисел 29 и 74 и докажите, что разность 29-74 можно получить сложением дополнительных кодов.
  2. Известно состояние регистров процессора при выполнении некоторой задачи в защищенном режиме (см. карточку). Вычислите:
  • адрес элемента каталога таблицы страниц, в котором содержится информация о таблице страниц,
  • адрес элемента таблицы страниц, в котором содержится информация о странице с операндом и
  • адрес страницы с операндом,

если известно, что:
  • операнд задан косвенно через регистр EDI,
  • значение дескриптора сегмента данных равно 34 68 92 5А ВF DC A4 6E,
  • значение элемента каталога таблицы страниц равно B0В5671А,
  • значение элемента таблицы страниц равно 23C86FD1

Чему равен физический адрес операнда? Будет ли сгенерировано прерывание из-за отсутствия в памяти нужной страницы? Карточка с исходными данными прилагается.
  1. Запишите код команды ADD А,0B3h если смещение ячейки с именем А размером word в сегменте данных равно 23D3h. Какова длина этой машинной команды? Содержимое каких регистров МП изменится после выполнении этой команды? Справочные таблицы прилагаются.
  2. Составить таблицу истинности и логическую схему полусумматора.
  3. Составить таблицу истинности и логическую схему компаратора.
  4. Запишите на ассемблере машинную команду 011У005Вh и изобразите схему взаимодействия устройств PC при ее выполнении. Справочные таблицы прилагаются.
  5. Построить временные диаграммы выходных сигналов на выходе первой (Q’) и второй (Q) ступеней по заданным входным для двухступенчатого RS-триггера. Карточка с заданием прилагается.
  6. Вычислите смещение элемента каталога таблицы страниц и адрес таблицы страниц, в которой находится информация о команде, которая должна быть выполнена следующей, если значение дескриптора сегмента кода равно 34 68 DC A4 6E 92 5А ВF , значение элемента каталога таблицы страниц равно B0D92А47. Чему равно смещение команды на странице? Карточка с исходными данными прилагается.
  7. Известно состояние регистров процессора при выполнении некоторой задачи в защищенном режиме (см. карточку). Вычислите адрес элемента каталога таблиц страниц и адрес таблицы страниц, в которой находится информация о странице с операндом, заданным с помощью прямой адресации, если смещение операнда в сегменте данных в машинной команде задано числом 9А31D45F.

Значение дескриптора сегмента данных равно 68 92 5А ВF DC A3 44 E1,

Значение элемента каталога таблицы страниц равно 50А79D1E.

Чему равно смещение операнда на странице? Не будет ли сгенерировано прерывание из-за отсутствия в памяти нужной таблицы страниц? Карточка с исходными данными прилагается.
  1. Известно состояние регистров процессора при выполнении некоторой задачи в реальном режиме (см. карточку с исходными данными). Вычислите физический адрес очередной команды. Карточка с исходными данными прилагается.
  2. Построить временные диаграммы выходных сигналов на выходе первой (Q’) и второй (Q) ступеней по заданным входным для двухступенчатого T-триггера. Карточка с заданием прилагается.
  3. Запишите на ассемблере машинную команду 0320h и изобразите схему взаимодействия устройств PC при ее выполнении. Справочные таблицы прилагаются.
  4. Известно состояние регистров процессора при выполнении некоторой задачи в защищенном режиме (см. карточку). Вычислите линейный адрес операнда для команды, если в команде использована относительная адресация операнда через смещение в сегменте данных, которое равно E0 F2 CD 23 и регистр EBX. Значение дескриптора сегмента данных равно 5А ВF DC A4 6E 34 68 92. Чему равно смещение операнда на странице в случае страничной трансляции? Возможен ли доступ к сегменту, в котором находится этот операнд с текущего уровня привилегий? Карточка с исходными данными и справочными материалами прилагается.
  5. Запишите код команды ADD А,ADh, если смещение ячейки с именем А размером байт в сегменте данных ОЗУ равно FD03h. Какова длина этой машинной команды? Содержимое каких регистров МП изменится после выполнении этой команды? Справочные таблицы прилагаются.