А. В. Комаров цифровые сигнальные процессоры
| Вид материала | Документы |
- Архитектура процессов и ее оптимизация, 98.67kb.
- Обзор аппаратных и программных средств реализации параллельной обработки, 211.84kb.
- Темы Лекции Практика, 13.65kb.
- Лекция: графические процессоры и редакторы, 204.53kb.
- Реферат по дисциплине «Аппаратные средства» на тему: «Процессоры эвм», 333.09kb.
- ru/computers/classes html, 11.94kb.
- Методические указания му 2568 09 Издание официальное Москва 2009 Контроль численности, 527.33kb.
- Первая помощь при укусах насекомых и змей помощь при укусах комаров, 30.72kb.
- Фестиваль «Цифровые каникулы» – музей, образование, бизнес, 48.15kb.
- Неоднородный полупроводниковый носитель информации в переменном магнитном поле, 107.68kb.
1.14. Системный интерфейс
К системному интерфейсу относится аппаратная часть и программное обеспечение, которые используются для управления процессором. Сигналы управления процессором включают: RESET#, сигналы синхронизации, флаги входов и выходов, запросы на прерывания, запрос на режим энергосбережения.
1.14.1. Сигналы синхронизации
Для синхронизации процессора на его вход CLKIN необходимо подать сигнал от внешнего генератора с ТТЛ уровнями или подключить кварцевый резонатор между CLKIN и XTAL, как это показано на рис. 1.1. Если используется внешний сигнал синхронизации, вход XTAL должен оставаться неподключенным. Нельзя также прерывать внешний сигнал синхронизации или изменять его частоту во время работы процессора.
Внутри процессора сигнал синхронизации удваивается по частоте, что определяет скорость выполнения машинных команд процессора (длительность машинного цикла). Например, при Fclkin = 16.67 МГц частота работы процессора равна 33 МГц (сигнал такой частоты выводится на контакт CLKOUT, см. рис. 1.1), а длительность машинного цикла составляет 33 нс.
Особенности синхронизации процессора предъявляют требования к длительности асинхронных сигналов, например, запросов на прерывания. Запрос на прерывание по уровню должен быть активен не менее длительности машинного цикла, увеличенного на сумму времен предустановки и удержания. Времена предустановки и удержания, а также длительности запроса по фронту приводятся в [3].
Сброс процессора. Активизация сигнала RESET# вызывает останов выполнения программы и аппаратный сброс процессора. При подаче питания на процессор этот сигнал должен всегда формироваться, чтобы корректно провести инициализацию внутренних ресурсов.
Сброс процессора (перезагрузку) можно также произвести программно: установкой BCR бита в регистре управления BDMA (сброс контекста BDMA, см. п. П1.10) или установкой PUCR бита в регистре управления автобуферизацией и экономичным режимом (SPORT1, сброс контекста экономичного режима работы процессора, см. П1.5).
В табл. 1.16 приводится содержимое внутренних регистров процессора после сброса и программной перезагрузки. Подразумевается, что содержимое регистров, не упомянутых в табл. 1.16, не изменяется в процессе сброса процессора. К таким регистрам, например, относятся регистры вычислительных устройств (ALU, MAC и SHIFTER), регистры генераторов адреса DAG1, DAG2, а также ПП и ПД (за исключением регистров управления и состояния, расположенных в ПД).
Таблица 1.16
Состояние регистров процессора после сброса и перезагрузки
| Регистр или Битовое поле | Описание | Сброс | Перезаг- рузка | ||
| Регистр обмена | |||||
| РХ | Регистр обмена РХ | НО | НО | ||
| Регистры состояния | |||||
| IMASK | Разрешен. Обслуживания прерываний | 0 | 0 | ||
| ASTAT | Арифметический статус | 0 | 0 | ||
| MSTAT | Состояние режима | 0 | НИ | ||
| SSTAT | Состояние стеков | 0х55 | 0х55 | ||
| ICNTL | Управление прерываниями | НО | НИ | ||
| IFC | Сброс/форсирование прерываний | 0 | 0 | ||
| Регистры управления (расположены в ПД) | |||||
| BWAIT | Состояния ожидания загруз. памяти | 3 | НИ | ||
| BPAGE | Загружаемая страница | 0 | НИ | ||
| SPORT1 | Регистр конфигурирования SPORT1 | 1 | НИ | ||
| SPE0 | Разрешение SPORT0 | 0 | НИ | ||
| SPE1 | Разрешение SPORT1 | 0 | НИ | ||
| DWAIT0-4 | Состояния ожидания ПД | 7 | НИ | ||
| PWAIT | Состояния ожидания ПП | 7 | НИ | ||
| TCOUNT | Регистр счетчика таймера | НО | ПР | ||
| TPERIOD | Регистр периода таймера | НО | НИ | ||
| TSCALE | Регистр коэфф. Деления таймера | НО | НИ | ||
| PDFORCE | Форсирование PD | 0 | НИ | ||
| PUCR | Определение контекста после PD | 0 | НИ | ||
| XTALDIS | Запрет контакта XTAL во время PD | 0 | НИ | ||
| XTALDELAY | Задержка начала работы после PD | 0 | НИ | ||
| Регистры управления последовательными портами | |||||
| ISCLK | Внутр. Синхропоследовательность | 0 | НИ | ||
| RFSR, TFSR | Разр. Фреймовой синхронизации | 0 | НИ | ||
| RFSW, TFSW | Ширина фреймовых синхроимпульсов | 0 | НИ | ||
| IRFS, ITFS | Внутренняя фреймовая синхронизац. | 0 | НИ | ||
| INVRFS, INVTFS | Инверсн. знач. Фрейм. Синхроимп. | 0 | НИ | ||
| DTYPE | Тип компандинга | 0 | НИ | ||
| SLEN | Длина последовательных слов | 0 | НИ | ||
| SCLKDIV | Коэфф. Деления SCLK | НО | НИ | ||
| RFSDIV | Коэфф. Деления RFS | НО | НИ | ||
| Слово бит разрешения многоканального режима | НО | НИ | |||
| МСЕ | Разрешение многоканального режима | 0 | НИ | ||
| MCL | Многоканальная длина | 0 | НИ | ||
| MFD | Задержка многоканального фрейма | 0 | НИ | ||
| INVTDV | Инвертирование передаваем. данных | 0 | НИ | ||
| RBUF, TBUF | Разрешение автобуферизации | 0 | 0 | ||
| TIREG, RIREG | I-индекс автобуферизации | НО | НИ | ||
| TMREG, RMREG | М-индекс автобуферизации | НО | НИ | ||
| | | | | ||
| FO (только SPORT1) | Значение флага Out | НО | НИ | ||
| CLKODIS | Запрет сигнала CLKOUT | 0 | НИ | ||
| BIASRND | Смещенное округление МАС | 0 | НИ | ||
| | | | | ||
| Регистры управления внешней памятью (не расположены в ПД) | |||||
| DMOVLAY | Выбор оверлея памяти данных | 0 | НИ | ||
| PMOVLAY | Выбор оверлея памяти программ | 0 | НИ | ||
| Расположены в ПД | | | |||
| DWAIT | Состояния ожидания оверлеев ПД | 0х7 | НИ | ||
| PWAIT | Состояния ожидания оверлеев ПП | 0х7 | НИ | ||
| BMWAIT | Состояния ожидания байтовой памяти | 0х7 | НИ | ||
| IOWAIT0-3 | Состояния ожидания ввода/вывода | 0х7 | НИ | ||
| CMSEL | Выбор композитного селект. сигнала | 0хВ | НИ | ||
| | | | | ||
| Программируемые флаги данных и регистры управления (в ПД) | |||||
| PFDATA | Программируемые флаги данных | НО | НИ | ||
| PFTYPE | Программируемые флаги направления | 0 | НИ | ||
| | | | | ||
| Регистры управления DMA (расположены в ПД) | |||||
| IDMAA | Адрес внутренней памяти IDMA | 0x00 | НИ | ||
| IDMAD | Тип памяти назначения | 0 | НИ | ||
| BIAD | Адрес внутренней памяти BDMA | 0 | 0x20* | ||
| BEAD | Адрес внешней памяти BDMA | 0 | 0х60* | ||
| BTYPE | Тип передаваемого слова BDMA | 0 | НИ | ||
| BDIR | Направление передачи BDMA | 0 | НИ | ||
| BCR | Контекст сброса BDMA | 1 | НИ | ||
| BWCOUNT | Число передаваемых слов BDMA | 0x20 | 0* | ||
| BMPAGE | Страница внешней байтовой памяти | 0 | 0* | ||