Многоканальная цифровая система передачи информации
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
управляющий преобразователями тока;
дифференциальный усилитель (ДУ) для формирования биполярного сигнала АИМ - 2 и однополярных проб, образующихся на выходе ПТ1 или ПТ2;
аналоговое запоминающее устройство (АЗУ);
Основными функциональными узлами цифровой части являются:
преобразователь последовательного кода в параллельный, состоящий из регистра сдвига и регистра памяти;
коммутатор сигналов;
рис.5.12 Временные диаграммы регистра кодера
5.6.Принцип работы декодера
Принцип работы декодера поясняется временными диаграммами рис.5.12.
Символы кодового слова D1 - D8 последовательно поступают на вход регистра сдвига. В момент времени t на входах регистра восемь разрядов кодового слова d1 - d8 представлены в параллельной форме (рис. 5.12 в - е). Параллельный восьмиразрядный код записывается в регистре памяти. Запись в регистр памяти осуществляется по переднему фронту разряда Р1 (рис. 5.12 л). код в этом регистре хранится в течении времени, необходимого для получения требуемой длительности отсчётов АИМ - сигнала декодера.
Импульсом Р8 осуществляется общий сброс регистра (рис.5.12 м).
Выходные сигналы разрядов регистра памяти управляют дешифратором и преобразователем код - ток (ПКТ). Сигналы четырёх младших разрядов регистра d5 - d8 включают источники эталонных токов ПКТ.
Суммарный эталонный ток с выхода ПКТ проходит через один из ключей ПТ на резисторную матрицу R - 2R, на выходе которой образуется отсчёт АИМ - сигналов только одной, отрицательной полярности.
Амплитуда этого отсчёта будет зависеть от комбинации символов D2 - D4 на выходах регистра памяти. Выбор одного из двух ПТ осуществляется в зависимости от значения знакового разряда D1.
Однополярный отсчёт АИМ - сигнала с выхода ПТ1 (ПТ2) инвертируется (передаётся без изменения полярности) дифференциальным усилителем (ДУ). В результате на выходе имеет место биполярный АИМ - сигнал.
Цифровые сигналы контроля кодека вводятся на 1- ый и 17- ый канальные интервалы.
С выхода ДУ контрольный АИМ - сигнал поступает на аналоговое запоминающее устройство (АЗУ) системы контроля, где хранится до прихода очередной пробы контрольного АИМ - сигнала.
В 14 - ом и 30 - ом канальных интервалах цикла передачи пробы контрольного АИМ - сигнала поступают на вход кодера (Код. АЧ).
Рис 5.11 Функциональная схема декодирующего устройства
5.7 Разработка принципиальной схемы декодирующего устройства
Широкое внедрение цифровой техники во многом связано с появлением интегральных микросхем. Цифровые устройства, собранные на дискретных транзисторах и диодах, имеют значительные массу и габариты ненадёжно работают из-за большого количества элементов и особенно паяльных соединений. Интегральные микросхемы содержащие в своём составе десятки и сотни, тысячи, а в последнее время сотни тысяч и даже миллионы компонентов, позволили по новому подойти к проектированию цифровых устройств. Надёжность отдельной микросхемы мало зависит от количества элементов и близка к надёжности одиночного транзистора, а потребляемая мощность в пересчёте на отдельный элемент резко уменьшается по мере повышения степени интеграции.
В результате на интегральных микросхемах стало возможным строить сложнейшие устройства, изготовить которые без применения микросхем было бы совершенно невозможно. [7] Исходя из этого целесообразно строить проектируемое устройство используя современную базу интегральных микросхем.
Регистр сдвига представляет собой восьмиразрядный последовательный регистр, построенный на микросхеме 561 ИР2 (DD3).
Микросхема 561ИР2 - сдвигающий регистр (рис 5.13,а) имеющая две одинаковые независимые секции по четыре разряда. Каждая секция имеет три входа - вход R для установки триггеров в нулевое состояние, при подаче логической 1 на этот вход, вход С, по спадам импульсов отрицательной полярности на этом входе происходит запись информации со входа D в первый разряд регистра и сдвиг информации в сторону возрастания номеров. Коммутатор сигналов состоит из 4 - х микросхем К561 ЛА7 (DD3, DD9, DD12, DD13), которые представляют собой 4 элемента И - НЕ (рис. 5.13,б). Регистр памяти построен на двух четырёхразрядных регистрах К561ИР9 (DD15, DD16), работающих в режиме параллельной записи (рис. 5.13,в)
Рис. 5.12 Временные диаграммы работы декодера
Микросхема имеет четыре выхода и следующие входы: вход сброса R, вход для подачи тактовых импульсов C, вход выбора режима S, вход выбора полярности сигнала P, входы для подачи информации при последовательной записи J и K и входы для подачи информации при параллельной записи D1, D2, D3, D4. Вход R является преобладающим - при подаче на него логической 1 независимо от состояния других входов все триггеры микросхемы устанавливаются в 0. Если на входе R логический 0, возможна запись информации в триггеры микросхемы.
а)б)в)
Рис 5.13 Структура входов и выходов микросхем
При логической 1 на входе выбора режима S по спаду импульса отрицательной полярности на входе C произойдёт параллельная запись информации в триггеры регистра со входов D1 - D4. Если н входе S - 0, по спаду импульса отрицательной полярности на входе произойдёт запись информации со входов J и K в триггер с выходом 1 и сдвиг информации в остальных триггерах в сторону возрастания номеров выходов. Информация которая будет записана в первый триггер, определяется состоянием входов J и K перед подачей спада импульса отрицательной полярности ?/p>