Многоканальная цифровая система передачи информации
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
плоскую вершину импульса;
формирование эталонных сигналов;
сравнения амплитуды импульсов АИМ - 2 с величиной эталонного сигнала.
Рис. 5.7 Алгоритм поиска сегмента амплитудной характеристики кодера
Функциональная схема аналоговой части кодера представлена на рис 5.8 и содержит:
два усилителя УС1, УС;
два ключа S1,S2;
конденсатор Cx р;
формирователь импульсов (ФИ);
компаратор;
схему согласования;
формирователь эталонных сигналов;
аналоговую часть устройства коррекции нуля;
логические схемы коммутации эталонных источников;
схему ввода сигналов контроля и коррекции нуля.
С целью обеспечения лучшей помехозащищённости аналоговую часть кодера лучше представить по симметричной схеме.
Усилители УС1, УС2 предназначены для использования в качестве источников входного сигнала.
Ключи S1 и S2 подключают конденсатор Cx p к выходам усилителей УС1 и УС2 на время выборки аналогового сигнала, равное 0,3 мкс. Процесс выборки сигнала представляет собой процесс перезаряда конденсатора Cx p, в результате которого напряжение на конденсаторе равно напряжению на выходах УС1 и УС2.
Конденсатор Cx p предназначен для формирования плоской вершины импульсов АИМ - сигнала, образующейся в процессе запоминания на время кодирования.
ФИ управляет работой ключей S1 и S2.
Дифференциальный усилитель имеет большое входное сопротивление, что обеспечивает малый ток утечки конденсатора Cx p во время запоминания аналогово сигнала и, кроме того, служит для согласования выходного сопротивления модулятора со входом компаратора и обеспечения необходимого усиления сигнала.
Компаратор предназначен для сравнения амплитуды импульсов АИМ - 2 с величиной эталонного сигнала и формирования символов двоичного кода по результатам сравнения. Схема согласования служит для преобразования сигналов с выхода компаратора в сигналы, которые согласуются с цифровой частью кодера.
Формирователь эталонных сигналов (ФЭС) предназначен для формирования эталонных сигналов и включает в себя два одинаковых преобразователя тока (ПТ) и преобразователь код - ток (ПКТ).
Рис.5.5 Функциональная схема формирователя эталонных сигналов
Рис. 5.6 Временные диаграммы работы кодера
Логические схемы коммутации предназначены для подключения ФЭС к одному из входов компаратора
Аналоговая часть устройства коррекции нуля кодера предназначена для обеспечения симметрии квантующей характеристики кодера относительно нулевого значения входного сигнала.
Коммутатор сигналов контроля кодера и коррекции нуля кодера предназначен для ввода этих сигналов на вход кодера.
Регистр кодера предназначен для записи и хранения символов двоичного кода, формируемых компаратором, а также для формирования выходного сигнала кодера и для управления аналоговой частью коррекции нуля.
Рис.5.8 Функциональная схема аналоговой части кодера
Рис. 5.9 Функциональная схема регистра кодера
Функциональная схема регистра кодера представлена на рис. 5.9 и содержит следующие узлы:
регистр управления;
дешифратор;
формирователь выходного сигнала;
регистр сдвига;
схема формирования знака;
схема формирования строба;
цифровая часть схемы коррекции нуля кодера.
Регистр управления служит для записи и хранения символов двоичного кода, поступающего с выхода формирователя обратной связи Z.
Формирователь сигнала Z и строба S формирует сигналы со следующим алгоритмом:
где A и B - сигналы Обр. связь А и Обр. связь B
d1 - символ знакового разряда.
Дешифратор предназначен для формирования импульсных последовательностей для управления преобразователями тока в устройстве Код. АЧ.
Выражения для формирования сигналов управления ключами преобразователя тока имеют вид:
где B,C,D - сигналы с выходов регистра управления.
Формирователь выходного сигнала кодера преобразовывает параллельный код, снимаемый с выхода регистра управления в последовательный код с инверсией чётных разрядов, который поступает затем в устройство объединения.
Схема формирования знака d1 служит для хранения информации о полярности кодируемого сигнала в течении цикла кодирования.
Цифровая часть коррекции нуля предназначена для формирования сигналов управления аналоговой частью коррекции нуля. Коррекция нуля кодера осуществляется в интервалах КИ0, КИ16 в цикле 1 передачи.
Регистр сдвига предназначен для управления работой узлов кодера. На выход регистра сдвига вырабатывается сетка разрядов Р1 - Р8. Временные диаграммы регистра кодера представлены на рис 5.10.
Управляют работой регистра импульсные последовательности Р1 - Р8 с выхода регистра сдвига и разряд Р7 с выхода РИ Пер.
.5 Декодирующее устройство
Декодер предназначен для преобразования нелинейного цифрового сигнала в полуинверсном коде с законом компрессии А87,6/13 в пробы аналогово сигнала (АИМ - 2).
Функционально декодирующее устройство (декодер) так же как и кодирующее устройство (кодер) можно разделить на две части - аналоговую и цифровую.
Функциональная схема декодера представлена на рис. 5.11.
Аналоговая часть декодера состоит из следующих функциональных узлов:
формирователь эталонных сигналов, состоящий из двух одинаковых преобразователя тока (ПТ) и преобразователя код - ток (ПКТ);
дешифратор номера сегмента,