Устройство суммирования двоичных чисел
Информация - Компьютеры, программирование
Другие материалы по предмету Компьютеры, программирование
?азрядом (Gi = 1) при ai = bi = 1 независимо от результата переноса из соседнего младшего разряда. Следовательно, можно передавать сигнал переноса для обработки старших разрядов, не дожидаясь окончания формирования переносов из младших разрядов. Однако если только один из сигналов ai, bi равен единице, то перенос в следующий разряд будет иметь место только при наличии переноса из предыдущего разряда (Pi = 1, ci = 1). В этом случае Именно этот случай будет реализован, если значения функций Gi, Pi снимать с выходов первого полусумматора схемы, показанной на рисунке 4.
Рисунок 5 - Функциональная схема четырехразрядного параллельного сумматора с последовательным переносом
Таким образом, сигналы переноса в каждом разряде формируются одновременно в соответствии с выражением (3):
В обобщенном виде получаем:
(4)
Для образования переносов C1, C2,тАж, Ci+1 необходимо предварительно получить функции Pi, Gi для каждого разряда. Как видно из выражения (4), сложность функций и, соответственно, схем формирования переноса Ci+1 быстро возрастает при увеличении числа разрядов i. Поэтому данный способ используется при .
Устройство, реализующее функции (4), называют схемой ускоренного переноса (СУП). На функциональных схемах его обозначают символом GRP.
Функциональная схема четырехразрядной секции сумматора с ускоренным (параллельным) переносом показана на рисунке 6.
На рисунке 6 изменено условное графическое обозначение одноразрядных сумматоров, так как от них выход переноса Ci+1 не требуется, достаточно одного выхода суммы S. Для реализации ускоренного переноса в одноразрядные сумматоры необходимо ввести дополнительные логические элементы для формирования сигналов Gi, Pi в соответствии с выражением (3).
Рисунок 6 - Функциональная схема четырехразрядной секции сумматора с ускоренным (параллельным) переносом
ЛИТЕРАТУРА
1.Микросхемы интегральные. Термины и определения : ГОСТ 17021-88 ЕСКД. - Введ. 1990-01-01. - М. : Изд-во стандартов, 1989.
.Обозначения буквенно-позиционные в электрических схемах : ГОСТ 2.710-81 ЕСКД. - Введ. 1983-01-01. - М. : Изд-во стандартов, 1982.
.Обозначения условные графические в электрических схемах. Элементы цифровой техники : ГОСТ 2.743-91 ЕСКД. - Введ. 1993-01-01. - М. : Изд-во стандартов, 1992.
.ИМС стандартной логики : информационно-справочный материал. - Мн. : Полифакт, 2009. - 85 с.
.Лысиков, Б. Г. Цифровая и вычислительная техника : учеб. / Б. Г. Лысиков. - Минск : Экоперспектива, 2008. - 264 с.
.Угрюмов, Е. П. Цифровая схемотехника : учеб. пособие для вузов. - 2-е изд., перераб. и доп. / Е.П. Угрюмов. - Спб. : БХВ-Петербург, 2005. - 800 с.