Разработка функционального блока для автоматизации диагностики бортовых волоконно-оптических линий связи
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
?мации и формирования телеметрических отчетов используется микросхема ПЛИС XC2V4000-5BF957I семейства VIRTEX-II в корпусе с 957 выводами, используемая в ячейке обработки ВИ СППИ.
Микросхема XC2V4000-5BF957I является программируемой логической интегральной схемой, т.е. пользователь может ее запрограммировать для своих конкретных целей. Для загрузки ПЛИС в блоке ЦБВОП используется технологический разъем ТЕХН. Конфигурационные данные формируются с помощью программного пакета XILINX Foundation. Одной из особенностей ПЛИС является то, что она не имеет постоянной конфигурационной памяти, для этого фирма XILINX выпускает к каждой модели ПЛИС рекомендуемую микросхему постоянного запоминающего устройства (ПЗУ). Для XC2V4000-5BF957I будем использовать ПЗУ XCF32P.
Для составления схемы электрической принципиальной не обязательно наличие готовой логической схемы конфигурации ПЛИС. Однако необходимо знать назначение всех выводов микросхем и иметь расчет фильтров питания.
Фильтры питания состоят из параллельно соединенных конденсаторов, которые при определенном скачке напряжения не дадут резко изменить уровень на своих контактах (переходные процессы). Выбор фильтров не имеет принципиального значения и зависит от количества задействованных пользовательских выводов и выводов под питание. В блоке ЦБВОП была применена схема фильтров, используемая в ячейке ТОС для обеспечения аппаратной имитации СППИ.
Все пины делятся на пользовательские (которые можно использовать по своему усмотрению в зависимости от загруженной логики), зарезервированные (имеют определенную закрепленную за собой функцию) и пины по питанию (питание внешних выводов, питание внутренней логики и земля).
-IO_LXXY - пользовательские входы-выходы.
Входы-выходы с двойной целью (которые становятся пользовательскими после процесса конфигурирования ПЛИС):
-DIN/D0-D7 - входы-выходы конфигурации.
Применяются при конфигурировании ПЛИС, причем пин DIN используется при загрузке конфигурации с компьютера, а D0-D7 - с ПЗУ.
-CS_B - пин, отвечающий за выбор кристалла;
-RDWR_B - пин разрешения на конфигурацию;
-BUSY/DOUT - устанавливает очередность во время конфигурирования ПЛИС с нескольких ПЗУ;
-INIT_B - пин подготовки к загрузке ПЛИС, очистка;
-GCLKx(P), GCLKx(P) - входы-выходы для принятия и выработки тактирующих сигналов, сигналов генераторов;
-VRP, VRN, VREF - вспомогательные пины.
Входы-выходы с тройной целью:
-D2, D4/ALT_VRP, D3, D5/ALT_VRN - возможно использование их вместо соответствующих пинов с двойной целью, если они заняты.
Описание основных входов-выходов по питанию:
-VCCO - питание внешних выводов (3,3 В);
-VCCINT - питание внутренней центральной логики(1,5 В);
-VCCAUX - вспомогательное питание (3,3 В);
-GND - земля.
Все пины, выделенные под питание, подключаем к соответствующим схемам стабилизации и фильтрам.
Загрузка конфигурационных данных может производиться как через ПЗУ, так и через параллельный кабель. Способ конфигурации определяется запаянным контактом.
Конфигурирование устройств Virtex II - процесс, состоящий из трех фаз. В первой фазе конфигурирования очищается память. Следующая фаза - загрузка данных в конфигурационную память. Наконец, активизируется логика (фаза Start-Up).
Для передачи информации в волоконно-оптическую линию используется интерфейсная микросхема GigaSTaR .gaSTaR (от англ. Gigabit/s Serial Transmitter and Receiver) представляет собой универсальный высокоскоростной двухточечный канал связи. Он состоит из двух устройств: передатчик INGT165 и приемник INGR165.
Передатчик INGT165 преобразует параллельно передаваемые данные до 36-и бит в последовательный поток двоичных сигналов. Дифференциальные выходы логической схемы, работающей в токовом режиме, могут быть напрямую подключены к экранированной витой паре на расстоянии до 50 метров, либо непосредственно к входам оптоволоконных модулей для обеспечения связи на более дальние расстояния.
Приемник INGR165 преобразует последовательный поток двоичных сигналов в исходный формат параллельно передаваемых данных. Это происходит без участия пользователя и без затраты времени и ресурсов на выполнение протокольных функций.
Внутренние высокоскоростные средства обеспечивают синхронизацию сигналов, кодирование/декодирование потока двоичных сигналов и установление тактовой синхронизации после сбоя. Линии связи GigaSTaR могут работать параллельно, масштабируя ширину полосы пропускания кратно 1.188 Гбит/с (скорость передачи данных).
Параллельный интерфейс передатчика способен поддерживать различные режимы работы, обеспечивая тем самым максимальную гибкость для конкретной прикладной системы. Параллельный интерфейс передатчика представлен на рисунке 2.5.
Управляющие сигналы:
RESET# - асинхронный активный малый сигнал сброса. После включения питания и активации генератора тактовых импульсов необходимо поддерживать RESET# в режиме малого сигнала в течение хотя бы 1мс. Канал начинает функционировать, как только сигнал приемника LSYNC# становится низким.
Рисунок 2.5 Параллельный интерфейс передатчика
LOCK=1 - свидетельствует о том, что внутренняя фазовая автоматическая подстройка частоты (ФАПЧ) заблокирована. Если LOCK не был назначен, передатчик не готов к работе.
PARGEN=1 - активирует внутреннее формирование сигнала четности. В этом режиме входной вывод контроля по четности не учитывается. Происходит генерирование внутреннего бита контроля по четности, который затем передается.
Внутренний флаг устанавливается по положительному фронту FLAGI