Разработка процессорного модуля
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
?атом микрокоманды
.2 Уточненная граф-схема алгоритма
Для проектирования управляющего автомата необходимо использовать уточненную ГСА, которая учитывает тип операционного автомата.
Преобразование объединенной ГСА в уточненную включает следующие действия:
. замена микроопераций их условными обозначениями yi;
. разделение операционных вершин с n микрооперациями преобразования на n операционных вершин, т.к. ОА типа М не может выполнять больше одной микрооперации преобразования за один такт работы;
. разметка состояний управляющего автомата по правилам:
состояние, следующее за условной вершиной при равенстве xj = 0, должно иметь метку Ai (i-ый номер);
состояние, следующее за условной вершиной при равенстве xj = 1, должно иметь метку Ai+1((i+1)-ый номер).
Рисунок 3.2 - Уточненная (размеченная) ГСА
3.3 Проектирование управляющего автомата
Разработка структуры УА (Р-автомата) подразумевает выполнение следующих этапов:
. Опеределение формата микрокоманды:
Y1тАжYVXВРисунок 3.3 - Формат микрокоманды
. Определение формата операционной части микрокоманд. Для разбиения множества микроопераций на непересекающиеся (по совместимости команд) подножества будем использовать алгоримт прямого включения.
Таблица 3.1 - Матрица совместимости микроопераций S
S10111000010000000S21011000000000000S31101000010000000S41110000000000000S50000000000000000S60000000000000000S70000000100000000S80000001000000100S91010000000000000S100000000000000000S110000000000000000S120000000000001000S130000000000010000S140000000100000000S150000000000000000S160000000000000000
1.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
Таким образом подмножества непересекающихся микроопераций будут следующими:
Получим матрицу включений R для полученных подмножеств микроопераций:
Таблица 3.2 - Матрица включений R
y1y2y3y4y5y6y7y8y9y10y11y12y13y14y15y16Y11000111001110111Y20100000110001000Y30010000000000000Y40001000000000000
Количество бит, необходимое для кодирования управляющих сигналов {yi} для каждого подмножества Yj будет составлять (с учетом состояни, при котором не должна выполняться ни одна операция из подмножества):
Y1 = 4;nY2 = 3;nY3 = 1;nY4 = 1;
Таким образом, длина операционной части микрокоманды:
ОЧ = 4 + 3 + 1 + 1 = 9.
. Определим формат адресной части микрокоманды.
Количество бит, необходимое для кодирования адреса команды:
.
Количество бит, необходимое для кодирования всех логических условий:
.
Таким образом, длина адресной части микрокоманды:АЧ = 2 + 5 = 7.
Определим размер всей микрокоманды:МК = 7 + 9 = 16.
. Составим кодированную программу функционирования Р-автомата
Таблица 3.3 Кодированная программа функционирования Р-автомата
AiY1Y2Y3Y4XAA0y16---x1A1A1y1y2y3y4-A3A2y1y9y3--A7A3y5---x2A5A4y15----A0A5y7y8--x3A3A6y6----A5A7y10---x3A8A8y11----A10A9y15----A0A10y12----A11A11y12y13---A12A12y11----A13A13y12----A14A14y11----A15A15y12----A16A16y14y8---A7
. Составим карты программирования памяти в соответствии с кодами выполняемых микроопераций и проверяемых логических условий:
Таблица 3.4 - Коды микроопераций подмножества Y1
Y1y1y5y6y7y10y11y12y14y15y16K(Y1)0001001000110100010101100111100010011010
Таблица 3.5 - Коды микроопераций подмножества Y2
Y2y2y8y9y13K(Y2)001010011100
Таблица 3.6 - Коды микроопераций подмножества Y3
Y3y3K(Y3)1Таблица 3.7 - Коды микроопераций подмножества Y4
Y4y4K(Y4)1
Таблица 3.8 - Коды логических условий Х
Xx1x2x3K(X)011011
Согласно кодам микроопераций и логических условий и кодированной микропрограмме составим матрицу программирования памяти:
Таблица 3.9 - Матрица программирования памяти
№АдресY1Y2Y3Y4XA1514131211109876543210000000101000000010000110000100010011100000112000100001011100000111300011001000000100010140010010010000000000005001010100010001100011600110001100000000010170011101010000011010008010000110000000001010901001100100000000000010010100111000000001011110101101111000000011001201100011000000000110113011010111000000001110140111001100000000011111501111011100000001000016100001000010000000111
. Построение схемы управляющего автомата уровня регистровых передач.
Согласно обобщенной структуре управляющего автомата для построения схемы используются следующие элементы:
PROM - постоянное запоминающее устройство, которое хранит набор выполняемых команд;
Т-триггер для разрешения чтения из постоянного запоминающего устройства PROM;
регистр RG, хранящий текущую микрооперацию;
DC - декодирующее устройство, преобразующее позиционный двоичный код;
MX - мультиплексор, выбирающий одно из проверяемых логических условий;
SM - сумматор, формирующий адрес следующей команды.
Рисунок 3.3 - Схема управляющего устройства уровня регистровых передач
4. ПРОЕКТИРОВАНИЕ ПРОЦЕССОРНОГО МОДУЛЯ
процессорный модуль беззнаковый двоичный
Согласно декомпозиции процессорного модуля, представленной на рисунке 1.1, проектирование заключалось в выполнении двух этапов: проектирование операционного устройства и управляющего автомата.
Очевидно, что полученный процессорный модуль является соединением двух отедльных устройств - ОА и УА. На входы всего процессорного модуля подаются операнды (D1, D2), условие выбора операции (СОР или D3) и управляющие сигналы (Clk1, Clk2, Start, Stop, Reset). Внутреннее взаимодействие между ОА и УА заключается во взаимопередаче сигналов: ОА генерирует значения вычисленных логических условий {X} на каждом такте, УА формирует сигналы выполнения необходимых на данном такте ми