Радиотехническая аппаратура высокоточного контроля геометрической формы плотин гидроэлектростанций
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
бна изображенной на рис. 14, а выходное напряжение дается формулой
.(34)
Рисунок 13 - Временные диаграммы работы ФД
Рисунок 14 - Фазовая характеристика детектора
Описанный детектор имеет два важных достоинства. Во-первых благодаря настройке гетеродина на частоту, равную половине частоты сигнала, практически полностью устраняется просачивание гетеродинного напряжения на вход ФД. Это значительно улучшает балансировку и стабильность нуля фазового детектора. Во-вторых, встречно-параллельные диоды не детектируют ни напряжение гетеродина, ни напряжение сигнала. Следовательно, включенный за фазовым детектором УПТ не будет разбалансироваться при изменении пир изменении упомянутых напряжений.
Для дальнейшего улучшения развязки входных и гетеродинных цепей ФД целесообразно применить балансовую схему на встречно-параллельных диодах, показанную на рис. 15.
Рисунок 15 - Балансный ФД на встречно-параллельных диодах
Здесь напряжение гетеродина подводится симметрично к двум парам встречно-параллельных диодов. В результате напряжение гетеродина на средней точке катушки связи L2 отсутствует. Кроме того, отсутствуют и потери сигнала в цепи связи с гетеродином.
Так как после фазового детектора сигнал будет представлять собой код, то для синхронного детектора можно применить схему исключающее ИЛИ.
У него может быть всего два входа, и НИЗКИЙ уровень на выходе устанавливается, если состояния на обоих входах совпадают, в противном случае устанавливается ВЫСОКИЙ уровень.
На рис. 16 показан этот элемент и его таблица истинности.
Рисунок 16 - Логический элемент исключающее ИЛИ: а - символьное обозначение; б - таблица истинности
2.5 Оценка основных параметров ФАПЧ
Рисунок 17 - Структурная схема следящей системы
Передаточная функция:
(35)
Коэффициент передачи разомкнутой системы найдём из условия:
(36)
где kД - коэффициент передачи дискриминатора.
(37)
Используя правила преобразования (последовательное и встречно-параллельное соединение для звеньев) для передаточной функции замкнутой системы можем записать:
(38)
(39)
Запас по фазе определяется как ?? = ?-?(?ср), где ?ср - частота на которой значение ЛАХ равно нулю. Считается, что запас по фазе устойчивости достаточный, если ????/6. Запас по усилению ?L определяется по кривой ЛАХ на частоте, при которой фаза равна -? рад. Достаточный запас по усилению должен быть 3 Дб.
ЛАХ разомкнутой системы:
(40)
Рисунок 18 - ЛАХ разомкнутой системы
ЛФХ разомкнутой системы:
(41)
Рисунок 19 - ЛФХ разомкнутой системы
Рисунок 20 - АФХ разомкнутой системы
2.6 Интегратор
Интегрирующие цепи предназначены для интегрирования во времени электрических входных сигналов. Величина выходного сигнала в общем виде описывается уравнением
,(42)
где - начальное значение выходного сигнала в момент времени t = 0;
k - коэффициент пропорциональности.
Простейшей пассивной линейной интегрирующей цепью является четырехполюсник, состоящий из RC - элементов (рис. 21).
Рисунок 21 - Пассивная линейно интегрирующая RC цепочка и зависимость входного напряжения от выходного
При подаче прямоугольного импульса с идеальными фронтами на интегрирующую RC цепь выходное напряжение нарастает по экспоненциальному закону:
(43)
где .
Так как накопление сигнала будет большой величиной, т.е. время интегрирования, то уместнее использовать цифровой интегратор. Что также нам позволит упростить регулировку этого значения.
Интегрирующие аналого-цифровые преобразователи имеют минимальное число необходимых точных компонентов, высокую помехоустойчивость, отсутствие дифференциальной нелинейности, низкую стоимость. Эти свойства интегрирующих АЦП определили их широкое применение для построения измерительных приборов и систем невысокого быстродействия (от одного измерения до нескольких тысяч в секунду), для которых в качестве основных выступают требования высокой точности и нечувствительность к помехам.
Интегрирующий АЦП, как правило, состоит из двух преобразователей: преобразователя напряжения или тока в частоту или длительность импульсов и преобразователя частоты или длительности в код.
Упрощенная схема АЦП, работающего в два основных такта (АЦП двухтактного интегрирования), приведена на рис. 22.
Рисунок 22 - Упрощенна схема АЦП двухтактного интегрирования
Преобразование проходит две стадии: стадию интегрирования и стадию счета. В начале первой стадии ключ S1 замкнут, а ключ S2 разомкнут. Интегратор И интегрирует входное напряжение Uвх. Время интегрирования входного напряжения t1 постоянно; в качестве таймера используется счетчик с коэффициентом пересчета Kсч, так что
(44)
К моменту окончания интегрирования выходное напряжение интегратора составляет
(45)
где Uвх.ср. - среднее за время t1 входное напряжение.
После окончания стадии интегрирования ключ S1 размыкается, а ключ S2 замыкается и опорное напряжение Uоп поступает на вход интегратора. При этом выбирается опорное напряжение, противополо