Процессорный модуль
Дипломная работа - Компьютеры, программирование
Другие дипломы по предмету Компьютеры, программирование
a210011a340000a410110a510101a620010a720100a810111Таблица 3.2 - Структурная таблица переходов управляющего автомата
1a00000a110001y1y2y3y4D32a11000a200111y5D1D03a20011a30000y6-4a30000--5a60010y11D16a30000a401101y7D2D17a40110a501011y8y9D2D08a50101a00001y10D09a30000y6-10a30000--11a60010a70100y6D212a70100-D213a70100a801111y9y12D2D1D014a80111a60010y11D115a00001y13D0
- исходное состояние
- двоичный код исходного состояния
- результирующее состояние
- двоичный код результирующего состояния
- условие перехода
- формируемый выход
- функции возбуждения
- Из данной таблицы можно получить следующие зависимости:
- для дешифратора состояний:
для функций выхода
для функции возбуждения триггеров
- Построим схему УА уровня регистровых передач:
Согласно обобщенной структуре управляющего автомата для построения схемы используются следующие элементы:
Т-триггер
DC - декодирующее устройство, преобразующее позиционный двоичный код;
MX - мультиплексор, выбирающий одно из проверяемых логических условий;
Рисунок 3.4 - Схема УА уровня регистровых передач
4. Проектирование процессорного модуля
Согласно декомпозиции процессорного модуля, представленной на рисунке 1.1, проектирование заключалось в выполнении двух этапов: проектирование операционного устройства и управляющего автомата.
Очевидно, что полученный процессорный модуль является соединением двух отдельных устройств - ОА и УА. На входы всего процессорного модуля подаются операнды (D1, D2), условие выбора операции (СОР или D3) и управляющие сигналы (Clk, Start, Stop, Reset). Внутреннее взаимодействие между ОА и УА заключается во взаимопередаче сигналов: ОА генерирует значения вычисленных логических условий {X} на каждом такте, УА формирует сигналы выполнения необходимых на данном такте микроопераций {Y}. Также операционное устройство формирует результат выполнения заданного значением регистра СОР действия, который подается на выходную шину R.
Помимо схем ОА и УА уровня регистровых передач результатом выполнения курсового проекта являются тексты VHDL-моделей управляющего устройства, операционного автомата и процессорного модуля. VHDL-модель процессорного модуля включает в себя в качестве компонентов модели ОА и УА.
5. Анализ результатов синтеза
В результате автоматизированного синтеза были получены модели операционного автомата, управляющего устройства и всего процессорного модуля. Оценить работу разработанных компонентов можно с помощью полученных временных диаграмм, построенных в среде проектирования.
5.1 Тестирование VHDL-модели операционного устройства
После разработки VHDL-модели ОА была получена временная диаграмма работы устройства, представленная на рисунке 5.1.
Рисунок 5.1 - Временная диаграмма работы VHDL-модели ОА
Моделирование работы ОА осуществлялось при подаче на входы устройства входных данных (d1, d2, d3), текущей микрокоманды и сигналов синхронизации (clk) и асинхронного сброса (rst). В результате моделирования и отладки был сделан вывод о соответствии работы устройства требованиям к ОА. (Текст VHDL-модели операционного автомата - в приложении 1).
5.2 Тестирование VHDL-модели управляющего устройства
После разработки VHDL-модели УА была получена временная диаграмма работы устройства, представленная на рисунке 5.2.
Рисунок 5.2 - Временная диаграмма работы VHDL-модели УА
Для моделирования работы управляющего устройства на входы устройства были поданы сигналы синхронизации (clk) и асинхронного сброса (rst) а также значения вычисленных операционным автоматом логических условий. (Текст VHDL-модели управляющего автомата - в приложении 2).
Моделирование работы устройства осуществлялось по стратегии обхода всех дуг. В результате моделирования был сделан вывод о работоспособности модели, т. к. во всех состояниях УА в качестве выходного вектора подавались сигналы микроопераций, соответствующие отмеченным в уточненной ГСА.
5.3 Тестирование VHDL-модели процессорного модуля
После разработки VHDL-модели УА были получены временные диаграммы выполнения двух действий, представленные на рисунках 5.3 и 5.4. Для моделирования на входы модели процессорного модуля были поданы данные для выполняемого действия (d1, d2 - операнды; d3 - код выполняемой операции). Результат выполнения операции был получен на выходной шине r.
Рисунок 5.3 - Умножение целых двоичных беззнаковых чисел, начиная с младших разрядов множителя
Проверка результатов моделирования работы, представленных на рисунке 5.3:
* 10 = 280, или
* 00001010 =100011000.
При моделировании получен верный результат.
Рисунок 5.4 - Умножение целых двоичных беззнаковых чисел, начиная со старших разрядов множителя
При моделировании получен верный результат.
Выводы
Результатом выполнения курсового проекта является процессорный модуль, состоящий из операционного М-автомата и управляющего автомата с жёсткой логикой типа Мили, и выполняющий действия, согласно заданию: умножение целых двоичных беззнаковых чисел, начиная со старших разрядов множителя и умножение целых двоичных беззнаковых чисел, начиная с младших разрядов множителя
Исходными данными к проектированию были граф-схемы алгоритмов заданных действий, типы ОА и УА и разрядность операндов.
При выполнении курсового проекта были получены знания по организации и функционированию сложных цифровых сист