Программирование микропроцессорных систем
Методическое пособие - Компьютеры, программирование
Другие методички по предмету Компьютеры, программирование
тока пройти не может. Поскольку скачок закрывающего базового тока транзистору VT1 был дан, должен уменьшиться и его коллекторный ток, что вызовет положительный перепад напряжения на коллекторе, т. е. на выходе Q. Далее, уже без влияния цепи запуска в RS-защелке происходит регенеративный процесс переброса, т. е. смены состояний транзисторов. Этот процесс идет однонаправлено и не останавливается с окончанием отрицательного перепада входного запускающего импульса С, что гарантируется неравенством начальных зарядов конденсаторов Сф1 и Сф2- Эти заряды мгновенно измениться не могут, поэтому конденсаторы Сф1 и Сф2 выполняют роль памяти предыдущего состояния. Но, как показал опыт, емкость форсирующих конденсаторов не должна превышать 30... 50 пФ, чтобы процесс не гасился избыточным током запуска.
Таким образом, по окончании регенерации в RS-защелке на выходе Q напряжение будет высоким, а на Q - низким (отрезок времени от t1 до t2). В этот период изменилось состояние диодов, распределяющих тактовые перепады: VD1 теперь заперт, a VD2 открыт, т. е. именно он готов передать RS-защелке очередной отрицательный перепад тактовой последовательности импульсов С. После прихода в момент t2 второго отрицательного перепада состояния выходов Q и Q вновь изменятся и закроется диод VD2, третий отрицательный перепад тактовой последовательности пройдет через диод VD1. Цикл работы Т-триггера на этом закончится.
Сигналы на выходах Q и Q имеют частоту повторения, в 2 раза меньшую, чем исходная тактовая последовательность С (сравните частоты повторения отрицательных фронтов на графиках UC, UQ и UQ (рис. 1.3, в). Таким образом, Т-триггер делит частоту входного сигнала в 2 раза, переключается отрицательным перепадом тактового импульса. Запуск отрицательным перепадом отмечен знаком инверсии С.
Рассмотренный Т-триггер несложно превратить в так называемый RST-триггер (рис. 1.4, а). Для этого разомкнем его внешние цепи обратных связей от выходов на цепь запуска Q - R и Q - S.
Ко входам R и S присоединим управляющие переключатели S1 и S2 (см. также рис. 1.3,б). Теперь еще до подачи перепада тактового импульса С в триггер можно записать две комбинации напряжений высоких и низких уровней, как и для RS-триггера (рис. 1.2,б). Записанная информация будет храниться в защелке до прихода тактового перепада С, и после прихода его триггер переключится. Полученный импульсный перепад выходных сигналов Q и Q будет однозначным. Бит информации в момент перепада появится на выходах RS-защелки. В данном случае его можно использовать для переключения последующего триггера.
Таблица состояний RST-триггера (рис. 1.4,б) показывает, что если на R и S входы поданы напряжения низких уровней, в триггере сохранится предыдущая информация. Она изменится на выходах на противоположное значение после прихода тактового импульса С. Подавать одновременно на статические входы два напряжения высоких уровней нельзя, поскольку аналогично RS-защелке выходной отклик окажется неопределенным. Этот основной недостаток RST-триггера послужил в свое время отправной точкой дальнейшего совершенствования методов запуска RS-защелки.
Заменим в схеме (рис. 1.4, а) элементы И (DD1.3 и DD1-.4) на двух-входовые инверторы. Получается принципиальная схема RST-триггера на элементах РТЛ (рис. 1.5, а). Функциональная схема его приведена на рис. 1.5,б, а таблица состояний на рис. 1.5, в. При напряжении высокого уровня на входе С (на входах R и S могут быть любые уровни) в промежуточных точках R' н S' появляются напряжения низкого уровня поскольку насыщаются транзисторы VT6 и VT7. На RS-защелку (элементы DD1.3 и DD1.4) прохождение управляющих сигналов R и S запрещено. В защелке хранится предыдущее ее состояние.
Если одновременно на входы R и S подать напряжение высокого уровня то в точках S' и R' будет напряжение низкого уровня, и действие тактового входа С будет запрещено. На выходах отобразится предыдущее состояние защелки. Когда на входах R и S зафиксировано напряжение низкого уровня и такое же напряжение поступит на вход С, в точках S' и R' появятся одновременно два напряжения высокого уровня. Такую логическую информацию RS-защелка не примет (неопределенность). Присутствующие на входах R и S взаимно противоположные уровни позволяют после прихода тактового импульса С установить на выходах Q и Q наперед заданную комбинацию уровней: Q=H, Q = B, и наоборот.
1.1 Устройство и работа D-триггера
На предыдущих занятиях мы узнали, что для хранения информации можно использовать даже простейший RS-триггер. В цифровой и вычислительной технике для этой цели чаще используются другие, более совершенные триггеры, из которых даже составляют целые регистры. Начнем с отдельных триггеров. Пожалуй, самый распространенный вид триггера - это так называемый D-триггер. Схемное обозначение D-триггера приведено на рис. 2.1
Главным атрибутом D-триггера являются два новых входа: D-вход и С-вход. Входы R и S имеют то же самое назначение, что и у RS-триггера (для сброса и установки). Как у любого другого триггера, у D-триггера имеются два выхода: прямой и инверсный. Следует заметить, что наличие RS-входов, так же как и инверсного выхода, необязательно. Рассмотрим логику работы D-триггера. Для начала разберемся с новыми для нас входами.
Вход D - это вход данных (от английского DATA). В процессе работы на этот вход подается логический уровень, который необходимо записать в D-триггер.
Вход С называется тактовым. На него поступает тактовый импульс, синхронизирующий запись данных.
Обратит