Программирование микропроцессорных систем
Методическое пособие - Компьютеры, программирование
Другие методички по предмету Компьютеры, программирование
?. е. переключения состояния триггера, могут использоваться: статический запуск уровнями напряжения, запуск только одним, положительным или отрицательным перепадом импульса, а также запуск полным тактовым импульсом, когда используются его фронт и срез. Известны триггеры с подачей запускающего перепада через конденсатор, т. е. импульсный запуск только по переменной составляющей тактовой последовательности.
Для формирования сигналов управления триггерами используются часто логические элементы со свойствами триггера Шмита.
На рис. 1.2, а показана принципиальная схема RS-триггера, которая содержит защелку (транзисторы VT1 и VT2), а также два раздельных статических входа управления (транзисторы VT3 и VT4). Эти входы управления называются R (reset - сброс) и S (set - установка). Иногда входы R и S называют по-другому: clear - очистка (сброс) и preset - предварительная установка соответственно. К входам раздельного статического запуска, триггера R и S присоединены управляющие переключатели S1 и S2. Поскольку от каждого из них на входы можно подать напряжение низкого Н или высокого В уровней, то имеется четыре комбинации этих управляющих сигналов.
Рис. 1.2. RS-триггер
Они перечислены в колонках R и S таблицы состояний RS-триггера (рис. 1.2,б). Если от S1 и S2 подать на оба входа R и S напряжение низкого уровня (Н, Н), то транзисторы VT3 и VT4 открывающих токов не получат, будут разомкнуты и поэтому не смогут повлиять на состояние транзисторов защелки VT1 и VT2. Напряжения на выходах триггера Q и Q останутся без изменения. Это значит, что в триггере осталась информация, записанная ранее.
Переведем движок переключателя S2 в положение В (высокое входное напряжение), оставив S1 в Н (низкое). Теперь транзистор VT4 будет насыщен, он замкнется и окажется низким напряжением на коллекторе присоединенного в параллель ему транзистора VT2. На входе Q будет также напряжение низкого уровня. Транзистор VT1 больше не получит от выхода Q открывающий базовый ток, поэтому он перейдет в состояние отсечки. По этой причине на выходе Q появляется напряжение высокого уровня (транзистор VT3 от переключателя S1 ток смещения не получает и на этот процесс в триггере не влияет). Данное состояние транзисторов VT1 и VT2 будет зафиксировано, защелкнуто.
Поменять напряжения на выходах Q и Q можно, если перевести движки переключателей S1 и S2 в положения В и Н соответственно (см. третью строку таблицы на рис. 1.2,б). Наконец, возможно четвертое состояние переключателей S1 и S2: оба их движка переводятся в состояние В. Такой входной сигнал RS-триггер зафиксировать не может. Действительно, в этом случае, когда S1 = S2 = B, на обоих выходах Q и Q должно появиться напряжение низкого уровня. Но если S1 и S2 строго одновременно отсоединить от входов, триггер переключится в неопределенное состояние. Иначе, после исчезновения входного состояния В, В защелка не переключается однозначно. Таким образом, два логических уровня В, В одновременно на входы R и S подавать нельзя.
На рис. 1.2, в показано функциональное обозначение RS-триггера, составленного из двух двухвходовых инверторов. Такой триггер можно строить на элементах И и на элементах ИЛИ. На рис. 1.2, г дана таблица логических состояний для RS-триггеров, построенных на элементах И и ИЛИ. Строки состояний Без изменений и Неопределенность здесь меняются местами в зависимости от выбранного соответствия 1 и 0 напряжениям высокого и низкого уровня.
Таким образом, RS-триггер имеет два раздельных статических входа управления, чтобы можно было записывать и хранить 1 бит информации. Вместе с тем, известно, что триггерные ячейки - это основа многих динамических устройств, главные из которых: делители частоты, счетчики и регистры. В этих устройствах записанную ранее информацию по специальному сигналу, называемому тактовым, следует передать на выход и переписать в следующую ячейку. Для осуществления такого режима RS-триггер необходимо снабдить тактовым входом С (clock).
Предварительно рассмотрим принципиальную схему так называемого Т-триггера (toggle - переключатель), выполняющего лишь одну функцию: он может делить частоту тактовой последовательности, подаваемой на вход С в 2 раза. Принципиальная схема Т-триггера, содержащего два инвертора DD1.1 и DD1.2 популярной в 50-60 годы резистивно-емкостной логики (РЕТЛ), показана на рис. 1.3, а. Схему тактового запуска здесь образуют два резисторно-диодных логических элемента И без инверсии (DD1.3 и DD1.4). Функциональная схема этого Т-триггера показана на рис. 1.3,б.
Для начала анализа работы Т-триггера положим, что в интервале времени от 0 до t1 (рис. 1.3, в) транзистор VT1 насыщен, его база получает избыточный ток от положительного полюса Uи.п через резисторы Rб1 и Rk2; транзистор VT2 разомкнут. Тогда на выходе Q напряжение низкого уровня не должно превышать 0,3 В. На выходе будет напряжение высокого уровня U = Uи.п. Следовательно, диод VD2 надежно закрыт, поскольку на его катоде присутствует большой положительный потенциал. Диод VD1 не закрыт. Обратим внимание также на то, что форсирующий конденсатор Сф1 заряжен до напряжения, существенно превышающего напряжение на втором таком же конденсаторе Сф2.
Таким образом, зная эти начальные условия, ждем прихода первого отрицательного перепада тактового импульса С в момент t1. Вызванный им отрицательный перепад тока выведет транзистор VT1 из состояния насыщения, поскольку скачок отрицательного (закрывающего) базового тока пройдет через незакрытый диод VD1 и конденсатор С1. Отметим, что через закрытый диод VD2 никакой скачок