Вычислительные системы и микропроцессорная техника
МОСКОВСКЙа ОРДЕН ЛЕНИН Иа ОРДЕН ОКТЯБРЬСОй РЕВОЛЮЦИИ
ВИАЦИОННЙа ИНСТИТТа имени СЕГо ОРДЖОНИКИДЗЕ
Кафедр 4 0 3
Р А С - Е Т Н о <-а П О Я С Н И Т Е Л Ь Н А Я З А П И С К А
ка курсовой работеа по дисциплине
Вычислительные системы иа микропроцессорная техника
Выполнял
студента группы 04-415 < Телятников И.А.
Консультировал < Герасимов А.Л.
Москва
1996 г.
1. ЗАДАИе НА ПРОЕКТИРОВАНИЕ
Н входа устройств подается кода X{1:16}. Спроектировать стройство, формирующее кода Y{1:16}, количество нулей которого равно количеству единица кода X. Все нулиа располагаются ва младшиха разрядаха код Y. Остальные разряды кода Y заполняются единицами.
Примем, что источника входного код гарантируета правильность выставленной информацииа во время действия стробирующего импульс СТРОБ, само стройство подтверждаета выдачуа выходного код генерациейа импульс считывания СЧИТ.
Синхронизацию выберема внешнюю са частотойа ГТИ - 5 Гц.
Будема считать, что смен кодова Xа и Yа осуществляется по положительному фронтуа ГТИ, длительность импульсова СТРБа и СЧТа равн периоду тактовойа последовательности и положительныеа фронты этиха импульсова появляются вследа з положительныма фронтома импульсова ГТИ.
Примем, что ва разрабатываемома стройствеа не требуется внутренняя индикация, и неа будема накладывать ограниченийа н потребляемую мощность.
2. КОМБИНАЦИОННЯа РЕАЛИЗАЦЯа СТРОЙСТВА.
При построении стройств ва видеа комбинационной схемы надо решить задачу синтез системы шестнадцати логическиха функций 16а переменных. Решение задачи c использованиема логическиха элементова приведета к очень объемной реализации. Ва связи са этима рассмотрима дв вариант решения:а са использованиема ПУа для записи значенийа искомыха логическиха функцийа или са позиций операционного синтеза, построива стройство, реализующее цепочку простыха преобразований.
2.1. КОМБИНАЦИОННЯа РЕАЛИЗАЦЯа Са ПЗУ.
Ва качестве Зу будема использовать РЗу c льтрафиолетовым стираниема К57РФ7. Организация этиха РЗу 3Кх8. Для реализации операционной частиа устройств потребуется 4а микросхемы К57РФ7а и одн микросхем К15ЛА3. правляющая часть,
формирующая сигнала СЧИТ,
будета представлять собойа устройство задержки импульс СТРБа н время,
необходимое для выборкиа адреса. Такое стройство можно использовать ва системах, ва которыха допустимое время формирования выходного код неа превышаета 500 нс:а действительно, задержк выходного код t(РПЗУ) -
время выборки адреса, t(CS)
-а задержк формирования сигнал CS. Функциональная схем устройств представлен н рис. 2.1. Входной кода Х{1:15} используется ва качествеа адрес и подается параллельно н всеа микросхемы РПЗУ (ПР1-ПР4). Разряда Х{16}а используется для выбор пары микросхем (ПР1, ПР3а илиа ПР2, ПР4). Микросхемы ПР1, ПР2а хранята младшие 8а бита выходного код
(Y{1:8}), ПР3, ПР4 - старшие (Y{9:16}). Сигнала УСЧТа образуется путема задержки сигнал СТРБа н максимально возможноеа время формирования выходного кода. Для частоты ГИа ва 5 Гц потребуется задержк н три такта. Программирование микросхема ПР1 -а ПР4а будема проводить, соответственно, по таблицама 2.1 - 2.4. Таблица 2.1. Кодировка ПЗУ ПР1 Таблица 2.2. Кодировка ПЗУ ПР2 Таблица 2.3. Кодировка ПЗУ ПР3 Таблица 2.4. Кодировка ПЗУ ПР4 Управляющая часть устройства, представляющая собойа схему задержки входного сигнал СТРБа для получения сигнала СЧИТ, реализован н основе двоичного счетчика, подсчитывающего число тактова задержки. Принципиальная схема правляющей части апредставлен н рис. 2. 2,
временная диаграмм работы
<-а н рис. 2. 3. Н элементеа
DD1а (Рис. 2. 2) реализован схем формирования сигнал разрешения счета (РАЗР), н
DD3.1 -а схем определения конц счета. Элемента
DD3. 2а используется для получения заданной полярностиа выходного сигнала. Принципиальная схем операционной части стройства,
построенная н основеа функциональной схемы рис. 2.1,
изображен н рис. 2. 4. Граф - схемы алгоритмова и графы переходова для этиха схема не приводятся ва связи са простотойа реализации и будута представлены для регистровойа реализации стройства. 2. 2.
КОМБИНАЦИОННЯа РЕАЛИЗАЦЯа Н ОСНВе ОПЕРАЦИОННГо СИНТЕЗА. Рассмотренное ва предыдущема подразделе стройство при всей его простоте обладаета двумя недостатками <-а большима временема формирования выходного код и относительнойа дороговизной применяемыха микросхем. c позиций операционного синтез функциональная схема устройств можета представлять иза себя набора иза двуха преобразователей входного код ва число содержащихся ва нема единиц, сумматора, получающего число единица во входнома коде иа преобразователя полученного числ ва выходной позиционныйа код. Функциональная схем устройств представлен н рис. 2. 5. Разбива входнойа кода н двеа части (разряды Х{1:8}а и X{9:16}) можно использовать ПЗу са организациейа
256х4 бит (К55РТ4)а для создания преобразователей код-число единиц (ПР1, ПР2). Суммуа будема формировать кака выходной кода сумматор и разряда переноса. Полученный 5 - разрядный двоичныйа кода будема использовать для получения н преобразователе число - позиционный код (ПР3 - ПР6)а выходного кода. Выбора 4а микросхема для этого преобразователя обусловлена разрядностьюа выходного кода. Такоеа устройство можно использовать ва системах, ва которыха допустимое время формирования выходного код не превышаета 200 нс:а действительно, задержк выходного код t(ППЗУ) -
задержк ва ППЗУ,
правляющая часть устройства, представляющая собойа схему задержки входного сигнал СТРБа для получения сигнала СЧИТ, реализована по схеме,
аналогичной предыдущей.
Сигнала СЧТа образуется путема задержки сигнал СТРБа н максимально возможное время формирования выходного кода. Для частоты ГИа ва 5
Гц потребуется задержк н одина такт. Программирование микросхема ПР1, ПР2а будема проводить,
соответственно, по таблицама
2.5, 2.6, ПР3-ПР6 - по таблицама 2.7 - 2.10. Таблица 2.5. Кодировка ПЗУ ПР1 Таблица 2.6. Кодировка ПЗУ ПР2 Таблица 2.7. Кодировка ПЗУ ПР3 Таблица 2.8. Кодировка ПЗУ ПР4 Таблица 2.9. Кодировка ПЗУ ПР5 Таблица 2.10. Кодировка ПЗУ ПР6 Принципиальная схема правляющей частиа представлен н рис. 2.6,
временная диаграмм работы <-а н рис. 2. 7. Н элементеа
DD1а (Рис. 2. 2)а реализован схем формирования сигнал разрешения счета (РАЗР),
н DD3.1 -а схем определения конц счета. Элемента DD3. 2а используется для получения заданнойа полярности выходного сигнала. Принципиальная схем операционной части стройства,
построенная н основеа функциональной схемы рис. 2.5,
изображен н рис. 2. 8. 3. РЕГИСТРОВЯа РЕАЛИЗАЦЯа СТРОЙСТВА. Комбинационная реализация устройства, построенная н основе операционного синтеза,
обладая (по сравнениюа со схемой н РПЗУ)а лучшима быстродействием, обладаета недостатком -а объема стройств растета пропорционально длинеа входного кода. З основу построения регистрового вариант стройств положима идею преобразования входного параллельного код ва последовательный са последующима преобразованиема последовательного код ва выходной параллельный. Такое преобразование должно начинаться са момент приход входного код и сигнал СТРБа и заканчиваться наступлением момента отсутствия во входнома коде единичныха значений са генерациейа импульс считывания СЧИТ. Задач преобразования распадается н две подзадачи:а преобразование входного параллельного код ва последовательный иа получение выходного параллельного позиционного код по последовательному. Первуюа задачу можно решать двумя путями: использовать мультиплексора или сдвиговый регистр. Для первого вариант входной кода надо фиксировать н всеа время преобразования. Для второго вариант достаточно выставить входной кода н время сигнал СТРОБ. Для выполнения второй задачиа целесообразно формировать признак аочищения входного регистр ота единиц. Само формированиеа выходного код можно выполнять н сдвиговома регистре. Появление каждойа единицы во входнома коде будета приводить к сдвигу ва выходнома регистре c последовательныма вводома ва него нуля. Такоеа построение позволяета скорить процесса обработки, посколькуа последние нули во входнома коде преобразованию неа подвергаются. 3.1.
РАЗРАБОТК БЛОК-СХМы АЛГОРИТМ Иа СОСТАВЛЕИе ОПЕРАЦИОННГо ОПИСАНИЯ. Блок-схем алгоритм по выбранному вариантуа изображен н рис. 3.1. Соответствующее этой блок-схемеа операционное описание синтезируемого стройств представлено н рис. 3. 2.
Сигналы ЗХа и Вы эквивалентны и иха можно заменить сигналома ЗАП. Проверку н ноль регистр РГХа можно осуществить са помощью операцииа ИЛИ-НЕ. Текста микропрограммы, учитывающейа вышесказанное, представлена н рис. 3. 3. Регистра входного кода (РГВХ) сдвигается влево,
ва старший разряда при этома заносится ноль. Выходной регистра сдвигается вправо, ва младший разряда которого также заносится ноль. Микропрограмма 1 Микропрограмм ПРЕОБРАЗОВАНИЕ1 Переменные: входные :а Х{1:16},
СТРОБ; внутренние: РГВХ{1:16}, РГВЫ{1:16}; выходные : Y{1:16}=РГВЫ{1:16}, СЧИТ; Признаки : Р1=СТРОБ; Р2=(РГВХ{1:16}=0); Р3=РГВХ{Х1}; Процедура М1 если мР1, то М1; ЗВХ: РГВХ=Х; ЗВЫ: РГВЫ{1:16}=1; М2 если Р2,
то М4; если мР3, то М3; СВЫ: РГВЫ=0.РГВЫ{1:15}; М3 СВХ: РГВХ=РГВХ{2:16}.0; идти к М2; М4 СЧИТ: ; конец
. Рис. 3. 2.
Микропрограмм 1. Микропрограмма 2 Микропрограмм ПРЕОБРАЗОВАНИЕ1 Переменные: входные :а Х{1:16},
СТРОБ; внутренние: РГВХ{1:16}, РГВЫ{1:16}; выходные : Y{1:16}=РГВЫ{1:16}, СЧИТ; Признаки : Р1=СТРОБ; Р2=¯РГВХ{1:16}; Р3=РГВХ{Х1}; Процедура М1 если мР1, то М1; ЗАП: РГВХ=Х; РГВЫ{1:16}=1; М2 если Р2,
то М4; если мР3, то М3; СВЫ: РГВЫ=0.РГВЫ{1:15}; М3 СВХ: РГВХ=РГВХ{2:16}.0; идти к М2; М4 СЧИТ: ; конец
. Рис. 3. 3.
Микропрограмм 2. Функциональная схем операционного автомата, составленная ва соответствии c микропрограммой 2,
изображен н рис. 3. 4. 3. 2.
1. ПРАВЛЯЮИй АВТОМТа Са ЖЕСТОй ЛОГИКОЙ. правляющий автомата са жесткой логикойа будема реализовывать ва виде конечного автомата. Н рис. 3. 5а представлены граф - схемы алгоритмова для автоматова Мура (a)а и Мили (б),
соответствующиеа микропрограмме н рис. 3. 3. Графы переходова для автоматова Мур иа Мили, полученные иза граф-схема алгоритмов, изображены н рис. 3. 6. Будема строить автомата Мили,
поскольку он имеет дв состояния и реализуется ан одном JK-триггере. Таблица
3.1. Н основанииа таблицы переходова иа выходова у (таблиц 3.1)а после доопределения запрещенныха комбинаций получима выражения для правляющиха сигналова и функцию возбуждения триггера: ЗАП=Р1*м Q; СВХ=мР2*Q; СЧИТ=Р2*Q; СВЫ=Р3*УСВХ; J= Р1; K=P2. Функциональная схем У представлен н рис.3.4а. Рис 3.4.а. Функциональная схема у регистровой реализации стройства Таблица
3.2. Таблица
3.3. 3. 2.
2а ПРАВЛЯЮИй АВТОМТа Са ПРОГРАММИРУЕОй ЛОГИКОЙ. Каноническая форм микропрограммы синтезируемого стройств приведен ва таблице 3. 2. При использовании принудительной адресации строкиа
4а и 5,
6а и 7,
8а и 9а можно объединить. Тогд каноническая форм операционного описания для случая принуди-тельной адресации примет вид, представленный ва таблице 3. 3. Формата микрокоманды для принудительной адресацииа представлена н рис. 3. 7. Для естественной адресацииа микрокоманды представляются ва двуха форматах, показанныха н рис. 3. 8. Первыйа разряда микрокоманды определяета признак:а 0 - операционная, 1 - правляющая микрокоманда. По каноническима операционным описанияма получаема кодовые выражения микропрограмм ( таблицы 3.4, 3.5). Для хранения микропрограммы c естественной адресацией требуется
80а бит (табл.3.4), для У са принудительной адресацией - 70а бита
(табл.3.5). Принимаема принудительный способа адресации. Функциональная схем У са принудительной адресациейа представлен н рис. 3. 9. Рис.
3.7. Формата микрокоманды са принудительной адресацией. Рис.
3.8. Форматы микрокоманда са естественной адресацией. Таблица
3.4. Таблица
3.5. Управляющие сигналы формируются регистрома микрокоманды (РМК), ва который микрокоманд переписывается иза Зу микрокоманда по адресу, находящемуся ва счетчике адреса (СЧА). Начальный адрес ()а устанавливается сигналома СБРОС,
и У ожидаета приход сигнал СТРБа для продолжения работы. При построении принципиальной схемы выбираема У c жесткой логикой, посколькуа она имеета болееа простую организацию, чема У са программируемой логикой. Принципиальная схем У с микропрограммныма правлениема представлен н рис.3.9а. Рис.3.9а.
Принципиальная схем микропрограммного А. Рис.3.9а.
Принципиальная схема микропрограммного у (Продолжение). Примема ва качестве элементнойа базы микросхемы серииа К155, така кака они обеспечиваюта стойчивуюа работу н частотеа
5а Гц. Принципиальная схем устройства, построенная н основе функциональной схемы,
представленной н рис. 3. 4,
и таблицы переходова и выходова у (табл. 3.1), приведен н рис. 3.10,
временные диаграммы ееа работы - н рис. 3.11. Входнойа регистра и регистра преобразования построены н параха сдвиговыха регистрова К15ИР13. При двуха единицаха н входаха
S0, S1 ва регистры заносится параллельный код. При S0=0,
S1=1а осуществляется сдвига влево. При инверсии сигналова производится обратный сдвиг. Для регистр преобразования сигнала УВы будема тактировать: СВЫ=(УСВХ*Р3)t=(мУСВХ¯м
Устройство требуета для своего построения
11а корпусова микросхем. 4.
ПРОГРАММНЯа РЕАЛИЗАЦЯа ФУНКЦИа УСТРОЙСТВА. лгоритма программы, реализующей функцииа заданного стройства, приведена н рис. 4. Программ реализующая данный алгоритма приведен ва таблице 4. Таблица
4.
а 
3. 2. ФУНКЦИОНАЛЬНЯа СХЕМ РЕГИСТРОВЙа РЕАЛИЗАЦИИ.
3. 3. ПРИНЦИПИАЛЬНЯа СХЕМ РЕГИСТРОВЙа РЕАЛИЗАЦИИ.
