Читайте данную работу прямо на сайте или скачайте

Скачайте в формате документа WORD


80286 процессор

аааааааааааааааааааааааааа  3╔══════════╗

аааааааааааааааааааааааааа  3║ ВВЕДЕНИЕ ║

аааааааааааааааааааааааааа  3╚══════════╝

аааа Успехи новойа технологии привели к широкому распространению

персональных компьютеров,а позволяющих решать задачи,а требующие

весьма больших вычислений.а Типичным и наиболее распространенным

представителем такиха мощныха "персоналок"а являетсяаа компьютер

PC/AT производства фирмы IBM. Этот компьютер разработан на осно-

ве процессора 80286 фирмы INTEL,а представляющего сейчас один из

наиболее мощныха шестнадцатиразрядных микропроцессоров,а хотя за

последнее время появились более производительныеа процессоры,а и

80286 был снят с производства в ведущих странах.а Но стоит оста-

новиться на рассмотрении этого процессора и построенныха наа его

основеа системах,а т.к.а наа их примере нагляднее всего получить

представление о новом классе машин - серии AT.

аааа В данной работе рассмотрены основные данные и сравнительные

характеристики на примере самой ранней моделе компьютера- на от-

дельных логических ИМС и некоторых БИС, без применения микросхем

сверхвысокой степени интеграции и специальных ПЛИС и ПЛМ, на ос-

нове которых создаются компьютеры сегодня. Рассматривается цент-

ральный процессор с самой низкой тактовой частотой для 80286 чи-

пов- 6 Мгц.

.

ааааааааааааааааааааааааааааааа - 2 -

ааааааааааааааа  3╔═══════════════════════════════════╗

ааааааааааааааа  3║ ФУНКЦИОНИРОВАНИЕ МИКРОКОМПЬЮТЕРОВ ║

ааааааааааааааа  3║ааааа С ШИННОЙ ОРГАНИЗАЦИЕЙааааааа ║

ааа аааааааааааа 3╚═══════════════════════════════════╝

аааа Шины микрокомпьютераа образует группа линий передачи сигна-

лов с адресной информацией,а данных,а а также управляющих сигна-

лов. Фактическиа ее можно разделить на три части: адресную шину,

шину данных и шину управляющих сигналов.

аааа Уровни этиха сигналова ва данныйа момент времени определяют

состояние системы в этот момент.

аааа На рис.а 1 изображены синхрогенератор 82284, микропроцессор

80286 и шинный контроллер 82288.а Кроме того, показаны три шины:

адреса, данных и управляющих сигналов.

аааа Синхрогенератор генерирует тактовый сигнал CLK дляа синхро-

низации внутреннего функционирования процессора и других микрос-

хем. Сигнал RESET производит сброс процессора в начальное состо-

яние. Это состояние показано на рисунке упрощенно. Сигнал -READY

также формируется с помощьюа синхрогенератора.а Она предназначен

для удлиненияа циклов при работе с медленными периферийными уст-

ройствами.

аааа На адреснуюа шину,а состоящуюа из 24 линий,а микропроцессор

выставляет адрес байта или слова,а который будет пересылаться по

шине данных в процессор или из него. Кроме того, шина адреса ис-

пользуется микропроцессором дляа указанияа адресова периферийных

портов, с которыми производится обмен данными.

аааа Шина данных состоит из 16 линий.а по которым возможна пере-

дача как отдельных байтов. так и двухбайтовых слов. При пересыл-

ке байтов возможна передача и по старшим 8 линиям, и по младшим.

Шина данных двунаправленна, так как передача байтов и слов может

производится как в микропроцессор, так и из него.

аааа Шина управления формируется сигналами,а поступающими непос-

редственно от микропроцессора, сигналами от шинного контроллера,

а также сигналами, идущими к микропроцессору от других микросхем

и периферийных адаптеров.

аааа Микропроцессор используета шинный контроллер для формирова-

ния управляющих сигналов,а определяющих перенос данных поа шине.

Он выставляет три сигнала -SO,а -SI,а M/-IO,а которые определяют

тип цикла шины (подтверждение прерывания, чтение порта ввода/вы-

вода,а останов,а чтение памяти,а запись в память).а На основании

значений этих сигналов шинный контроллера формируета управляющие

сигналы, контролирующие динамику данного типа шины.

аааа Для того, чтобы понять динамику работы, разберем, каким об-

разома осуществляется процессором чтение слов из оперативной па-

мяти.а Это происходит в течение 4 тактов CLK,а илиа 2а состояний

процессораа (т.е.а каждоеа состояниеа процессораа длится 2 такта

синхросигнала CLK).а Во время первого состояния,а обозначаемого,

кака Т 4s 0,а процессор выставляет на адресную шину значение адреса,

по которому будет читаться слово.а Кроме того,а он формируета на

шинеа совместноа с шинным контроллером сооответствующие значения

управляющих сигналов.а Эти сигналы и адрес обрабатываются схемой

управления памятью, в результате чего, начиная с середины второ-

го состояния процессора Т 4c 0 (т.е. в начале четвертого такта CLK),

на шине данных появляется значениеа содержимого соответствующего

слова из оперативной памяти. И наконец, процессор считывает зна-

чениеа этого слова с шины данных.а На этом перенос (копирование)

значения слова из памяти в процессор заканчивается.


ааааааааааааааааааааааааааааааа - 3 -

аааа Таким образом,а если частота кварцевого генератора, опреде-

ляющая частоту CLK,а равна 20 МГц,а тоа максимальнаяа пропускная

способность шиныа данныха равна (20/4) миллионов слов в секунду,

или 10 В/сек. Реальная пропускная способность существенно ниже.

ааааааааааа аа 3╔═══════════════════════════════════╗

ааааааааааааа  3║ ОРГАНИЗАЦИЯ СИСТЕМЫ ШИН L,X,S и M ║

ааааааааааааа  3║ааааааа В КОМПЬЮТЕРЕ PC/ATаааааааа ║

ааааааааааааа  3╚═══════════════════════════════════╝

аааа На самом деле,а в реальном компьютере имеетсяа неа одна,а а

несколько шин (рис.а 2).а Основных шин всего три, а обозначаются

они как L- шина,а S- шина, X- шина. Нами ране рассматривалась L-

шина. Можно ввести понятие удаленности шины от процессора,а счи-

тая, что чем больше буферов отделяют шину, тем она более удалена

от процессора.

аааа Основной шиной, связывающей компьютер в единое целое, явля-

ется S-а шина.а Именноа онаа выведена на 8 специальных разъемов-

слотов. Эти слоты хорошо видны на системной плате компьютера.а В

них стоят платы периферийных адаптеров.

аааа Линии адреса, идущие от микропроцессора, образуют так назы-

ваемую L-а шину.а Дляа передачиа этого адреса на S- шину имеются

специальные буферные регистры- защелки. Эти регистры- защелки не

только передают адрес с L- шины на S- шину, но так же разъединя-

ют их в случаеа необходимости.а Такаяа необходимостьа возникает,

например, когдаа осуществляетсяа прямой доступ к памяти.а В ютом

случае на S- шину выставляют контроллер прямого доступа 8237Аа и

так называемыеа страничныеа регистры.а Они подключены к X- шине,

которая так же через буферные регистры соединена с системнойа S-

шиной. Таким образом,а наличие трех шин позволяет выставлять ад-

реса на системную шину различным микросхемам.

аааа Все микросхемы на системной плате,а кроме процессора и соп-

роцессора, подключены к X-а шине,а ва которойа имеетсяа адресная

часть (XА- шина),а линия данных (XD- шина) и управляющие сигналы

(XCTRL- шина).а Поэтому они отделены от процессора двумя буфера-

ми: между L- и S- шинами и между S- и X- шинами.

аааа Кроме этих трех шин в компьютере имеется M- шина,а предназ-

наченная дляа отделения системной S- шины от оперативной памяти.

ааааааааааааааааа  3╔═══════════════════════════╗

ааааааааааааааааа  3║ РЕГИСТРЫ ПРОЦЕССОРА 80286 ║

ааааааааааааааааа  3╚═══════════════════════════╝

аааа Набор регистров процессора 80286 представляет собой строгое

расширение набора регистров 8086,а который имел 14 регистров.а В

процессоре 80286 появились дополнительно еще 5 новыха регистров,

в результате чего их общее число увеличилось до 19.

аааа Далее рассматриваются така называемыеа "видимые"а регистры,

содержимоеа которых можно либо прочитать,а либо изменить прорам-

мным способом.а Отметим, что в процессоре имеются "невидимые ре-

гистры", хранящиеа различнуюа информацию для работы процессора и

ускоряющие его работу.а Регистры представлены на рисунке ("неви-

димые" изображены одинарной линией).

.

ааааааааааааааааааааааааааааааа - 4 -

аааааааааааааааааааааааааааааааааааа ааааааааааааа╔════╦════╗

аааааааааааааааааааааааааааааааааааааааааааааа AX ║ AH ║ AH ║

ааааааааааааааааааааааааааааааааааааааааааааааааа ╠════╬════╣

аааааааааааааааааааааааааааааааааааааааааааааа BX ║ BH ║ BL ║

аааааааааааааааааааааааааааааааааааааааа ааааааааа╠════╬════╣

аааааааааааааааааааааааааааааааааааааааааааааа CX ║ CH ║ CL ║

ааааааааааааааааааааааааааааааааааааааааааааааааа ╟════╬════╣

аааааааааааааааааааааааааааааааааааааааааааааа DX ║ DH ║ DL ║

аааааааааааааааааааааааааааааааааааааааааааа ааааа╚════╩════╝

ааааааааааааааааааааааааааааааааааааааааааааааааа ╔═════════╗

ааааааааааааааааааааааааааааааааааааааааааааааааа ║аа SPааа ║

ааааааааааааааааааааааааааааааааааааааааааааааааа ╠═════════╣

аааааааааааааааааааааааааааааааааааааааааааааааа а║аа BPааа ║

ааааааааааааааааааааааааааааааааааааааааааааааааа ╠═════════╣

ааааааааааааааааааааааааааааааааааааааааааааааааа ║аа SIааа ║

ааааааааааааааааааааааааааааааааааааааааааааааааа ╠═════════╣

┌───────────────┬─────────────┬───────────────┐аа ║а аDIааа ║

│Права доступа к│Базовый адрес│Размер сегмента│аа ╚═════════╝

│ сегменту CSаа │ сегмента CS │ааааа CSаааааа │аа ╔═════════╗

├───────────────┼─────────────┼───────────────┤аа ║аа CSааа ║

│Права доступа к│Базовый адрес│Размер сегмента│аа ╠═════════╣

│ сегменту DSаа │ сегмента DS │ааааа DSаааааа │аа ║аа DSааа ║

├───────────────┼─────────────┼───────────────┤аа ╠═════════╣

│Права доступа к│Базовый адрес│Размер сегмента│аа ║аа SSааа ║

│а сегменту SSа │а сегмента SS│аааааа SSааааа │аа ╠═════════╣

├───────────────┼─────────────┼───────────────┤аа ║аа ESааа ║

│Права доступа к│Базовый адрес│Размер сегмента│аа ╚═════════╝

│а сегменту ESа │ сегмента ES │ааааа ESаааааа │аа ╔═════════╗

└───────────────┴─────────────┴───────────────┘аа ║аа IPааа ║

а аааааааааааааааааааааааааааааааааааааааааааааааа╚═════════╝

ааааааааааааааааааааааааааааааааааааааааааааааааа ╔═════════╗

ааааааааааааааааааааааааааааааааааааааааааааааааа ║ааа Fааа ║

ааааааааааааааааааааааааааааааааааааааааааааааааа ╚═════════╝

ааааа аааааааааааааааааааааааааааааааааааааааааааа╔═════════╗

ааааааааааааааааааааааааааааааааааааааааааааааааа ║аа MSWаа ║

ааааааааааааааааааааааааааааааааааааааааааааааааа ╚═════════╝

ааааааааааа ╔═════════════════════════════════════╤═════════╗

ааааааааа аа║ааааааа Базовый адрес таблицыааааааа │а GDTRаа ║

ааааааааааа ╚═════════════════════════════════════╧═════════╝

ааааааааааа ╔═════════════════════════════════════╤═════════╗

ааааааааааа ║ааааааа Базовый адрес таблицыааааааа │а IDTRаа ║

ааааааааааа ╚═════════════════════════════════════╧═════════╝

┌───────┬─────────────────────────┬─────────────┐ ╔═════════╗

│ права │базовый адрес сегмента с │ размер сегм.│ ║а LDTRаа ║

│аааааа │локальнойа дескрипторной │ с локальной │ ╚═════════╝

│доступа│ааааааа таблицейаааааааа │а таблицейаа │

└───────┴─────────────────────────┴─────────────┘

┌───────┬─────────────────────────┬─────────────┐ ╔═════════╗

│ права │ базовый адрес сегментаа │размер сегм. │ ║аа TRааа ║

│аааааа │ааа состояния текущейааа │с состоянием │ ╚═════════╝

│доступа│ааааааа задачиаааааааааа │аа задачиааа │

└───────┴─────────────────────────┴─────────────┘

.

ааааааааааааааааааааааааааааааа - 5 -

аааа Регистры можно объединить в группы по схожестиа выполняемых

ими функций. В первую группу, называемую группой регистров обще-

го назначения, входят регистры AX, BX, CX, DX. Они предназначены

в основнома для хранения данных- шестнадцатибитных слов.а Только

регистры BX и DX могут дополнительно использоватьсяа кака адрес-

ные: регистра BX- как адрес смещения байта или слова в оператив-

ной памяти,а регистр DX- как адрес порта ввода/вывода. При обра-

ботке данныха каждыйа иза этих регистров имеет свои особенности.

Например, регистр AX всегда используется как один из операндов в

команде умножения,а регистр CX используется как счетчик командой

LOOP организации цикла, DX как расширение регистра AX в командах

умножения и деления. Эти регистры можно рассматривать как состо-

ящие из двух однобайтовых регистров каждый:а AX состоит из AHа и

AL, BX- из BH и BL и т.д.

аааа Следующую группу образуют регистрыа SP,а BP,а SI,а DI.а Эта

группа называетсяа группойа адресныха и индексных регистров.а Из

названия видно, что эти регистры могут использоваться в качестве

адресных. Кроме того, их можно использовать в качестве операндов

в инструкциях обработки данных.

аааа Третья группа регистров CS, DS, SS, ES образует группу сег-

ментных регистров.а В процессоре 80286 доступ ка данныма иа коду

программы осуществляется через "окна" размером максимум 64К каж-

дое. Есть окно с программой,а его начало определяетсяа регистром

CS; есть окно с данными,а начало которого определяется регистром

DS. Начало окна со стеком определяется регистром SS,а а дополни-

тельного окна с данными- регистром ES.

аааа В процессоре 80286 появилась возможность размещатьа таблицу

векторов прерыванийа в произвольном месте оперативной памяти,а а

не обязательно в самом начале,а как в процессоре 8086. Для этого

имеется специальный регистр IDTR,а по структуре аналогичный спе-

циальному сорокабитному регистру GDTR (определяющий положениеа и

размер глобальной дескрипторной таблицы,а для определения же ло-

кальной дескрипторной таблицы имеется шестнадцатибитныйа регистр

LDTR). Она определяета начало и размер таблицы векторов прерыва-

ний. Имеются так же специальные команды его чтения и записи.

аааа Регистр IPа служита дляа хранения адреса смещения следующей

исполняемой команды, а регистр F- для хранения флагов.

аааа В процессореа 80286 появился новый регистр MSW,а называемый

словом состояния,а или регистром состояния.а Его значение прежде

всегоа в том,а что,а загружая этот регистр состояния специальным

значением (с битом PE=1),а мы тем самым переключаем режим работы

с обычного на защищеннный.

аааа И наконец,а последний девятнадцатый регистр TRа служита для

организации многозадачной работы процессора в защищенном режиме.

В обычном режиме он просто недоступен.а Этот регистр служита се-

лектором сегмента состояния задачи. Существуют выполняемые толь-

ко в защищеннном режиме команды чтения этого регистра TR и запи-

си в него.

аааа Таким образом,а а процессоре 80286 при сравнении его с 8086

появилось пятьа новыха "видимых" регистров и шесть "невидимых" ,

четыре из которых связаны с регистрами CS, DS, SS, ES. Все новые

регистры служата дляа управления доступом к памяти и организации

многозадачной работы процессора.

.

ааааааааааааааааааааааааааааааа - 6 -

ааааааааааааааааааааааааа  3╔════════╗

ааааааааааааааааааааааааа  3║ Память ║

ааааааааааааааааааааааааа  3╚════════╝

аааа Системная плата предусматривает подключение двух банков па-

мяти,а каждыйа иза которых содержит 128K 18-разрядных слов;а при

этом общий объем памяти составляет 512 кбайт с контролем по чет-

ности.

ааааааааааааааааааааа  3╔════════════════╗

ааааааааааааааааааааа  3║ Микропроцессор ║

ааааааааааааааааааааа  3╚════════════════╝

аааа Микропроцессор INTEL 80286 предусматривает 24-разрядную ад-

ресацию,а 16-разрядный интерфейс памяти ,а расширенный набор ко-

манд,а функции ПДП и прерываний , аппаратное умножение и деление

чисел с плавающей запятой ,а об'единенное управлениеа памятьюа ,

4-уровневую защиту памяти , виртуальное адресное пространство на

1 гигабайт (1 073 741 824 байта) для каждой задачи и дваа режима

работы :а режим реальной адресации, совместимый с микропроцессо-

ром 8086, и режим защищенной виртуальной адресации.

аааааааааааааааа  2┌──────────────────────────┐

аааааааааааааааа  2│ Режим реальной адресации │

аааааааааааааааа  2└──────────────────────────┘

аааа В режиме реальной адресации физическая памятьа микропроцес-

сора представляет собой непрерывный массив объемом до одного ме-

гобайта.а Микропроцессор обращается к памяти , генерируя 20-раз-

рядные физические адреса.

аааа 20-разрядный адрес сегмента памяти состоит из двуха частей:

старшей 16-разрядной переменной части и младшей 4-разрядной час-

ти,а которая всегда равна нулю. таким образом , адреса сегментов

всегда начинаются с числа, кратного 16.

аааа В режиме реальной адресацииа каждыйа сегмента памятиа имеет

размер 64 Кбайта и может быть считан,а записан или изменен. если

операнды данныха илиа команда попытаютсяа выполнитьа циклический

возврата к концу сегмента ,а может произойти прерывание или воз-

никнуть исключительная ситуация ;а например ,а если младший байт

слова смещен на FFFF,а а старший байт равен 0000.а если в режиме

реальной адресации информация,а содержащаяся в сегменте,а не ис-

пользуета всеа 64 кбайт,а неиспользуемое пространство может быть

предоставлено другому сегменту в целях экономии физической памя-

ти.

аааааааааааааааааааааа  2┌──────────────┐

аааааааааааааааааааааа  2│ Режим защиты │

аааааааааааааааааааааа  2└──────────────┘

аааа Режим защитыа предусматриваета расширенноеа адресное прост-

ранство физической и виртуальной памяти , механизмы защиты памя-

ти , новые операции по поддержке операционных систем и виртуаль-

ной памяти.

аааа Режим защиты обеспечивает виртуальное адресное пространство

на 1 гигабайт для каждой задачи в физическом адресном пространс-

твеа на 16 Мегабайт.а виртуальное пространство может быть больше

физического , т.к. любое использование адреса , который не расп-

ределена ва физической памяти ,а вызывает возникновение исключи-


ааааааааааааааааааааааааааааааа - 7 -

тельной ситуации, требующей парезапуска.

аааа Как иа режима реальнойа адресации,а режим защиты использует

32-разрядные указатели,а состоящие из 16-разрядногоа искателяа и

компонентов смещения. искатель, однако , определяет индекс в ре-

зидентной таблице памяти, а не старшие 16 разрядов адреса реаль-

ной памяти. 24-разрядный базовый адрес желаемого сегмента памяти

получают из таблиц памяти.а для получения физическогоа адресаа к

базовому адресу сегмента добавляется 16-разрядное смещение. мик-

ропроцессор автоматически обращается к таблицам ,а когдаа ва ре-

гистра сегмента загружается искатель.а все команды,а выполняющие

загрузку регистра, обращаются к таблицам памяти без дополнитель-

нойа программнойа поддержки.а таблицы памяти содержат 8-байтовые

значения , называемые описателями.

аааааааааааааааа  3╔════════════════════════════╗

аааааааааааааааа  3║ Производительность системы ║

аааааааааааааааа  3╚════════════════════════════╝

аааа Микропроцессор 80286 работает с частотой 6 Мгц, в результа-

те чего период синхроимпульсов составляет 167 Нс.

аааа Цикл шины требует 3 периода синхроимпульсов ( включаяа один

цикла ожидания);а такима образома достигаетсяа 500-наносекундный

16-разрядный цикл работы микропроцессора. операции передачи дан-

ных по 8-разрядной шине на 8-разрядные устройства занимают 6 пе-

риодов синхроимпульсов (включая 4 цикла ожидания),а в результате

чего достигается 1000-наносекундный цикл работы микропроцессора.

операции передачи данных поа 16-разряднойа шинеа наа 8-разрядные

устройстваа занимаюта 12а периодова синхроимпульсов ( включая 10

циклов ожидания ввода-вывода) ,а в результатеа чегоа достигается

2000-наносекундный цикл работы микропроцессора.

.

ааааааааааааааааааааааааааааааа - 8 -

ааааааааааааааааааа  3╔══════════════════════╗

ааааааааааааааааааа  3║ Системные прерывания ║

ааааааааааааааааааа  3╚══════════════════════╝

аааа Микропроцессор немаскируемыха прерыванийа (НМП) 80286 и две

микросхемы контроллера прерываний 8259A обеспечивают 16а уровней

системныха прерываний.а нижеа этиа уровниа приводятсяа в порядке

уменьшения приоритета.

аааа Замечание: как все прерывания, так и любое из них в отдель-

ааааааааааа ности, могут маскироваться (включая НМП микропроцес-

ааааааааааа сора).

а ╔═════════════════╤════════════════════════════════════════╗

а ║ааааа Уровеньааа │аааааааааааааааа Функцияааааааааааааааа ║

а ╠═════════════════╪════════════════════════════════════════╣

а ║а Микропроцессор │а Контроль четности или каналов вво-ааа ║

а ║аааааа НМПаааааа │аааааааааааа да-выводаааааааааааааааааа ║

а ╚═════════════════╧════════════════════════════════════════╝

а ╔══════════════════════════════════════════════════════════╗

а ║ааааааааааааааа Контроллеры прерыванийааааааааааааааааааа ║

а ╠═══╤═════════╤════════════════════════════════════════════╣

а ║ N │ Уровень │ааааааааааааааааа Функцияаааааааааааааааааа ║

а ╠═══╪═════════╪════════════════════════════════════════════╣

а ║аа │IRQ 0ааа │а выход 0 таймерааааааааааааааааааааааааааа ║

а ║ 1 │IRQ 1ааа │а клавиатура (выходной буфер полон)аааааааа ║

а ║аа │IRQ 2ааа │а прерывание от CTRL 2ааааааааааааааааааааа ║

а ╟───┼─────────┼────────────────────────────────────────────╢

а ║аа │IRQ 8ааа │а часы реального времениааааааааааааааааааа ║

а ║аа │IRQ 9ааа │а переадресовка программы к INT 0AH (IRQ 2) ║

а ║аа │IRQ 10аа │а резервааааааааааааааааааааааааааааааааааа ║

а ║аа │IRQ 11аа │а резервааааааааааааааааааааааааааааааааааа ║

а ║ 2 │IRQ 12аа │а резервааааааааааааааааааааааааааааааааааа ║

а ║аа │IRQ 13аа │а сопроцессораааааааааааааааааааааааааааааа ║

а ║аа │IRQ 14аа │а контроллер жесткого дискааааааааааааааааа ║

а ║аа │IRQ 15аа │а резервааааааааааааааааааааааааааааааааааа ║

а ╟───┼─────────┼────────────────────────────────────────────╢

а ║аа │IRQ 3ааа │а последовательный порт 2аааааааааааааааааа ║

а ║аа │IRQ 4ааа │а последовательный порт 1аааааааааааааааааа ║

а ║ 1 │IRQ 5ааа │а параллельный порт 2аааааааааааааааааааааа ║

а ║аа │IRQ 6ааа │а контроллер накопителя на ГМДааааааааааааа ║

а ║аа │IRQ 7ааа │а параллельный порт 1аааааааааааааааааааааа ║

а ╚═══╧═════════╧════════════════════════════════════════════╝

.

ааааааааааааааааааааааааааааааа - 9 -

ааааааааааа  3╔═══════════════════════════════════════╗

ааааааааааа  3║ Описание сигналов канала ввода-вывода ║

ааааааааааа  3╚═══════════════════════════════════════╝

аааа Ниже приводится описание сигналов канала ввода-выводаа сис-

темной платы.а все сигнальные линииа ТТЛ-а совместимы.а адаптеры

ввода-вывода должны рассчитываться максимально на две маломощных

нагрузки ТТЛШ на одну линию.

аа  2┌─────────────────────────────────┐

аа  2│ Сигналы SA0 - SA19 (ввод-вывод) │

аа  2└─────────────────────────────────┘

аааа Адресные разряды 0 - 19 используются для адресации к памяти

и устройствам ввода - вывода внутри системы. эти 20 адресных ли-

ний,а вместе с линиями LA17 - LA23 , обеспечивают доступ к 16 Мб

памяти. SA0 - SA19 выводятся в системную шину, когда 'BALE' име-

ета высокий уровень ,а и защелкивается по заднему фронту 'BALE'.

эти сигналы генерируются микропроцессором или контроллерома пдп.

ими могут также управлять другие микропроцессоры или контроллеры

ПДП, находящиеся на канале ввода-вывода.

аа  2┌──────────────────────────────────┐

аа  2│ Сигналы LA17 - LA23 (ввод-вывод) │

аа  2└──────────────────────────────────┘

аааа Эти сигналы (незащелкнутые) используютсяа дляа адресацииа к

памяти и устройствам ввода-вывода внутри системы,а они обеспечи-

вают доступа к 16 Мб памяти.а Эти сигналы истинны,а когда 'BALE'

имеет высокий уровень.а LA17 - LA23 неа защелкиваютсяа воа время

циклов микропроцессора и поэтому не сохраняют истинность в тече-

ние всего цикла.а Целью этих адресных линийа являетсяа генерация

сигналов выбора памяти для циклов памяти с одним состоянием ожи-

дания.а эти сигналы выбора должны защелкиваться адаптерами ввода

-а вывода по заднему фронту 'BALE'.а Этими сигналами могут также

управлять другие микропроцессоры или контроллеры ПДП , находящи-

еся на канале ввода-вывода.

аа  2┌────────┐

аа  2│ CLK(O) │

аа  2└────────┘

аааа Это сигнал синхронизации системы с частотой 6 Мгц, он расс-

читан на цикл микропроцессора длительностью 167 Нс. Рабочий цикл

составляет 50% этого сигнала. Сигнал должен использоваться толь-

ко для целей синхронизации.а он не предназначен для тех случаев,

когда требуется постоянная частота.

аа  2┌──────────────┐

аа  2│ RESET DRV(O) │

аа  2└──────────────┘

аааа 'RESET DRIVE' используется дляа очисткиа илиа инициализации

логическиха схема системыа при включении питания или при падении

напряжения на линии. этот сигнал активен при высоком уровне.

.

ааааааааааааааааааааааааааааааа - 10 -

аа  2┌────────────────────────┐

аа  2│ SD0 - SD15 (ввод-вывод)│

аа  2└────────────────────────┘

аааа Эти сигналы обеспечивают установку разрядов 0 - 15 для мик-

ропроцессора, памяти и устройств ввода-вывода. D0 является млад-

шим разрядом ,а а D15 - старшим.а Все 8-разрядные устройстваа на

канале ввода-вывода должны использовать для связи с микропроцес-

сором разряды D0 - D7. 16-разрядные устройства используют разря-

ды D0 - D15.а для поддержки 8-разрядных устройств данные с линий

D8 - D15 будут выводиться на линииа D0а -а D7а воа времяа циклов

8-разрядныха передача на эти устройства;а при передаче данных из

16-разрядного микропроцессора на 8-разрядное устройство эти дан-

ные преобразуются в 8-разрядные.

аа  2┌──────────────────────────┐

аа  2│ BALE(O) (с буферизацией) │

аа  2└──────────────────────────┘

аааа Сигнал 'BUS ADDRESS LATCH ENABLE' генерируется контроллером

шины 82288 и используется на системнойа платеа дляа защелкивания

истинныха адресов и сигналов выбора памяти,а поступающих из мик-

ропроцессора. Канал ввода - вывода рассматривает его как индика-

тор истинного адреса микропроцессора или пдп (когда используется

'AEN').а Адреса микропроцессора SA0 - SA19 защелкиваются по зад-

нему фронту 'BALE'. Во время циклов ПДП на 'BALE' устанавливает-

ся высокий уровень.

аа  2┌────────────────┐

аа  2│ -I/O CH CK (I) │

аа  2└────────────────┘

аааа Сигнал '-I/Oа CHANNELа CHECK'а обеспечивает системную плату

информацией об ошибках четности в памяти или устройствах наа ка-

нале ввода - вывода.а Когда сигнал активен, он индицирует неуст-

ранимую системную ошибку.

аа  2┌────────────────┐

аа  2│ I/O CH RDY (I) │

аа  2└────────────────┘

аааа Сигнал 'I/O CHANNEL READY' устанавливается памятью или уст-

ройством ввода-вывода на низкий уровень ( нет готовности), чтобы

удлинить циклы ввода-вывода или памяти.а Любое устройство с низ-

ким быстродействием,а использующее эту линию,а должно установить

на ней низкий уровень,а как только обнаружит свой истинный адрес

и команду чтения или записи.а Машинные циклы продлеваются на це-

лое числоа периодова синхронизации (167 Нс).а Этот сигнал должен

сохранять низкий уровень не менее 2,5 Мкс.

аа  2┌───────────────────────────────────────────┐

аа  2│ IRQ3 - IRQ7, IRQ9 - IRQ12 и IRQ14 - IRQ15 │

аа  2└───────────────────────────────────────────┘

аааа Сигналы 'INTERRUPT REQUEST' 3 - 7,а 9 - 12, 14 и 15 исполь-

зуются для сообщения микропроцессору о том , что устройство вво-

да-вывода требует обслуживания. Запросы на прерывание имеют при-

оритетную структуру: IRQ9 - IRQ12 , 14 и 15 имеют высший приори-

тет ( IRQ9 - наивысший),а а IRQ3 - IRQ7 имеют низший приоритет (

IRQ7 - наинизший).а Запрос на прерываниеа генерируетсяа ,а когда

уровеньа наа линии IRQ изменяется с низкого на высокий.а Высокий

уровень на линии должен сохраняться до тех пор ,а пока микропро-

цессора не подтвердит запрос на прерывание ( подпрограмма обслу-


ааа аааааааааааааааааааааааааааа- 11 -

живания прерываний ). IRQ13 используется на системной плате , но

не доступен на канале ввода-вывода.а IRQ8 используется для часов

реального времени.

аа  2┌───────────┐

аа  2│ -IOR(I/O) │

аа  2└───────────┘

ааа аСигнал '-I/O READ' обеспечивает передачу данных са устройс-

тва ввода - вывода в шину данных.а Сигнал может управляться сис-

темным микропроцессором или контроллером ПДП или же микропроцес-

сором или контроллером ПДП ,а находящимися на канале ввода-выво-

да. Этот сигнал активен при низком уровне.

аа  2┌───────────┐

аа  2│ -IOW(I/O) │

аа  2└───────────┘

аааа Сигнал '-I/O WRITE' обеспечивает чтение данных из шины дан-

ныха ва устройство ввода-вывода.а Сигнал может управляться любым

микропроцессором или контроллером пдпа ва системе.а активена при

низком уровне.

аа  2┌──────────────────────┐

аа  2│ -SMEMR(O) -MEMR(I/O) │

аа  2└──────────────────────┘

аааа Эти сигналы обеспечивают передачу данных с устройств памяти

в шину данных. '-SMEMR' активен только тогда, когда адрес выбора

памяти находится в нижнем 1 Мб пространства памяти.а '-MEMR' ак-

тивена воа всех циклах чтения памяти.а '-MEMR' может управляться

любым микропроцессором или контроллером ПДП в системе.а '-SMEMR'

образуется из '-MEMR' и адреса выбора нижнего 1 Мб памяти.а Если

микропроцессор на канале ввода - вывода захочет управлять сигна-

лом '-MEMR', то в течение одного периода синхронизации перед ак-

тивизацией '-MEMR' все адресные линии на шине должны быть истин-

ными. оба сигнала активны при низком уровне.

аа  2┌───────────────────────────────┐

аа  2│ DRQ0 - DRQ3 и DRQ5 - DRQ7 (I) │

аа  2└───────────────────────────────┘

аааа Запросы на ПДП 0 - 3 и 5 - 7 являются асинхронными запроса-

ми канала,а используемыми периферийными устройствами и микропро-

цессорами канала ввода-вывода для получения ПДП ( или управления

системой).а Запросыа имеюта приоритетную структуру :а DRQ0 имеет

высший приоритет, а DRQ7 - низший. Запрос генерируется путем ус-

тановкиа активного уровня на линии DRQ.а Линия DRQ должна сохра-

нять высокий уровень до тех пор ,а пока не станет активной линия

подтверждения запроса на пдп (DACK). По запросам DRQ0 - DRQ3 вы-

полняется 8-разрядная передача,а а по DRQ5 - DRQ7а 16-разрядная.

DRQ4а используетсяа наа системной плате и не доступен для канала

ввода- вывода.

аа  2┌────────────────────────────────────────────┐

аа  2│ -DACK0а - -DACK3аа иа -DACK5а - -DACK7 (O) │

аа  2└────────────────────────────────────────────┘

аааа Сигналы подтверждения ПДП 0 - 3 и 5 -а 7а используютсяа для

подтвержденияа запросова наа ПДП (DRQ0 - DRQ7),а они активны при

низком уровне.

.

ааааааааааааааааааааааааааааааа - 12 -

аа  2┌─────────┐

аа  2│ AEN (O) │

аа  2└─────────┘

аааа Сигнал 'ADDRESS ENABLE' используется для блокированияа мик-

ропроцессораа и других устройств от канала ввода-вывода ,а чтобы

разрешить режим ПДП. Когда эта линия активна , управление адрес-

ной шиной, линиями команды чтения шины данных (для памяти и вво-

да-вывода)а иа линиямиа команды записиа (для памяти иа ввода-вы-

вода) принадлежит контроллеру ПДП.

аа  2┌────────────────┐

аа  2│ -REFRESH (I/O) │

аа  2└────────────────┘

аааа Этот сигнала используется для индикации цикла регенерации и

может управляться микропроцессором на канале ввода-вывода.

аа  2┌─────────┐

аа  2│ T/C (O) │

аа  2└─────────┘

аааа Сигнал 'TERMINAL COUNT' обеспечивает импульс , когда дости-

гается заданное число циклов в любом канале ПДП.

аа  2┌────────────┐

аа  2│ SBHN (I/O) │

аа  2└────────────┘

аааа Сигнал 'BUSа HIGHа ENABLE'а (системный) индицирует передачу

данных в верхнем байте шины данных,а SD8а -а SD15.а 16-разрядные

устройства используют 'SBHE', чтобы привязать буферы шины данных

к SD8- SD15.

аа  2┌─────────────┐

аа  2│ -MASTER (I) │

аа  2└─────────────┘

аааа Этот сигнала используется с линией DRQ для получения управ-

ления системой. Процессор или контроллер ПДП на канале ввода-вы-

водаа могута податьа сигнал DRQ в канал ПДП в каскадном режиме и

получить в ответ сигнала -DACK.а Получива -DACK,а микропроцессор

ввода-вывода может установить на линии '-MASTER' низкий уровень,

что позволита ей получить управление системными линиями адресов,

данных и управления (состояние, называемое трехстабильным). Пос-

леа установки низкого уровня на '-MASTER' процессор ввода-вывода

должен подождать один системный период синхронизации, прежде чем

получит управление линиями адресов и данных, и два периода синх-

ронизации, прежде чем подать команду READ или WRITE. Если сигнал

сохраняет низкий уровень более 15 Мкс,а содержимое системной па-

мяти может быть потеряно из-за отсутствия регенерации.

аа  2┌───────────────┐

аа  2│ -MEM CS16 (I) │

аа  2└───────────────┘

аааа Сигнал '-MEM 16 CHIP SELECT' сообщает системной плате,а яв-

ляется ли данная передача 16-разрядной, са одним состоянием ожи-

дания и циклом памяти. Этот сигнал должен формироваться из адре-

саа выбора устройства LA17 - LA23,аа а управляться открытым кол-

лектором илиа трехстабильным формирователем,а обеспечивающим ток

утечки 20 MA.

.

ааааааааааааааааааааааааааааааа - 13 -

аа  2┌───────────────┐

аа  2│ -I/O CS16 (I) │

аа  2└───────────────┘

аааа Сигнал '-I/O 16 CHIP SELECT' сообщает системной плате,а яв-

ляется ли данная передача 16-разрядной , с одним состоянием ожи-

дания и циклом памяти. Этот сигнал должен формироваться из адре-

са выбора устройства ,а а управляться открытыма коллекторома или

3-стабильныма формирователем,а обеспечивающима ток утечки 20 MA.

сигнал активен при низком уровне.

аа  2┌─────────┐

аа  2│ OSC (O) │

аа  2└─────────┘

аааа Сигнал 'OSCILLATOR' (OSC) является скоростным синхронизиру-

ющим сигналом с периодом 70 Нс (14,31818 Мгц).а Этота сигнала не

синхронен с сигналом синхронизации системы. Рабочий цикл сигнала

составляет 50 %.

аа  2┌─────────┐

аа  2│ 0WS (I) │

аа  2└─────────┘

аааа Сигнал 'ZEROа WAIT STATE' сообщает микропроцессору,а что он

может выполнить данный цикл шины без дополнительных циклова ожи-

дания.а Чтобы исполнить цикл памяти для 16-разрядного устройства

без циклов ожидания,а сигнал '0WS' формируется из адресаа выбора

устройства , стробируемого командой чтения или записи. Чтобы ис-

полнить цикл памяти для 8-разрядного устройства минимум са двумя

состояниями ожидания ,а сигнал '0WS' должен активизироваться че-

рез один системный период синхронизации после того,а как команда

чтенияа илиа записиа станет активной путем стробирования адресом

выбора устройства.а Команды чтения иа записиа активизируютсяа по

заднему фронту системного синхроимпульса. '0WS' активен при низ-

ком уровне и должен управляться открытым коллектором илиа 3-ста-

бильным формирователем с током утечки 20 ма.

аааааааааааааааааааааааа  3╔═════════════╗

аааааааааааааааааааааааа  3║ Сопроцессор ║

аааааааааааааааааааааааа  3╚═════════════╝

ааааааааааааааааааааааааа  2┌──────────┐

ааааааааааааааааааааааааа  2│ Описание │

ааааааааааааааааааааааааа  2└──────────┘

аааа Математический сопроцессор персонального компьютера IBMа PC

ATа позволяет ему выполнять скоростные арифметические и логариф-

мические операции , а также тригонометрические функции с высокой

точностью.

аааа Сопроцессор работает параллельноа са микропроцессором,а это

сокращает время вычислений , позволяя сопроцессору выполнять ма-

тематические операции , в то время как микропроцессор занимается

выполнением других функций.

аааа Сопроцессор работает с семью типами числовых данных,а кото-

рые делятся на следующие три класса:

аа - двоичные целые числа (3 типа);

аа - десятичные целые числа (1 тип);

аа - действительные числа (3 типа).

.

ааааааааааааааааааааааааааааааа - 14 -

ааааааааааааааааааа  2┌──────────────────────────┐

ааааааааааааааааааа  2│ Условия программирования │

ааааааааааааааааааа  2└──────────────────────────┘

аааа Сопроцессор предлагает расширенный набор регистров , команд

и типов данных для микропроцессора.

аааа Сопроцессор имеет восемьа 80-разрядныха регистров,а которые

эквивалентныа емкостиа сорока 16-разрядных регистров в микропро-

цессоре. В регистрах можно хранить во время вычислений временные

и постоянные результаты , что сокращает расход памяти , повышает

быстродействие ,а а также улучшает возможности доступаа ка шине.

Пространствоа регистров можно использовать как стек или как пос-

тоянный набор регистров .а При использовании пространства ва ка-

чествеа стекаа работаа ведется только с двумя верхними стековыми

элементами. В следующей таблице показано представление больших и

малых чисел в каждом типе данных.

.

ааааааааааааааааааааааааааааааа - 15 -

ааааааааааааааааааа  2┌───────────────────────┐

ааааааааааааааааааа  2│ Т И П Ыаа Д А Н Н Ы Х │

ааааааааааааааааааа  2└───────────────────────┘

╔═════════════╦═══════╦══════════╦═════════════════════════════╗

║ Тип данныха ║ число ║а верныха ║ааа приблизительный диапазон ║

║аааааааааааа ║ битов ║ значащих ║аа (десятичн.)аааааааааааааа ║

║аааааааааааа ║аааааа ║аа цифраа ║аааааааааааааааааааааааааааа ║

╠═════════════╬═══════╬══════════╬═════════════════════════════╣

║ Целое слово ║а 16аа ║ааа 4аааа ║ааа -32768аа  7, 0 X  7, 0 +32768ааа ║

╟─────────────╫───────╫──────────╫─────────────────────────────╢

║ Короткоеааа ║а 32аа ║ааа 9аааа ║аа -2 х 10 59 0  7, 0а X 7 , 0 2 х 10 59 0аа ║

║ целоеаааааа ║аааааа ║ааааааааа ║аааааааааааааааааааааааааааа ║

╟─────────────╫───────╫──────────╫─────────────────────────────╢

║ Длинноеаааа ║а 64аа ║ааа 19ааа ║аа -9 х 10 518 0  7, 0 X  7, 0+9 х 10 518 0а ║

║ целоеаааааа ║аааааа ║ааааааааа ║аааааааааааааааааааааааааааа ║

╟─────────────╫───────╫──────────╫─────────────────────────────╢

║ Упакованное ║аааааа ║ааааааааа ║аааааааааааааааааааааааааааа ║

║ десятичноеа ║а 80аа ║ааа 18ааа ║ааа -99...99 7 , 0 X  7,  0+99...99а ║

║ короткоеааа ║аааааа ║ааааааааа ║ааааааа (18 разрядов)ааааааа ║

╟─────────────╫───────╫──────────╫─────────────────────────────╢

║ Действит.аа ║а 32аа ║аа 6-7ааа ║аа 8.43х10 5-37 0  7, 0X 7, 03.37 х 10 538 0 ║

║ длинноеаааа ║аааааа ║ааааааааа ║аааааааааааааааааааааааааааа ║

╟─────────────╫───────╫──────────╫─────────────────────────────╢

║ Действит.аа ║а 64аа ║а 15-16аа ║ 4.19 х 10 5-307 7, 0X 7, 01.67 х 10 5308 0║

║ временноеаа ║аааааа ║ааааааааа ║аааааааааааааааааааааааааааа ║

╟─────────────╫───────╫──────────╫─────────────────────────────╢

║ Действит.аа ║а 80аа ║ааа 19ааа ║3.4 х 10 5-4932 0  7, 0X 7, 01.2 х 10 54932 0║

╚═════════════╩═══════╩══════════╩═════════════════════════════╝

.

ааааааааааааааааааааааааааааааа - 16 -

ааааааааааааааа  2┌─────────────────────────────────┐

ааааааааааааааа  2│ Условия аппаратного обеспечения │

ааааааааааааааа  2└─────────────────────────────────┘

аааа Математический сопроцессора используета тота жеаа генератор

синхроимпульсов ,а что и микропроцессор. Он работает с частотой,

равной одной трети частоты системныха синхроимпульсова микропро-

цессора.а Сопроцессор подсоединен так , что он функционирует как

устройство ввода-вывода через порт ввода-вывода с адресами 00F8,

00FA и 00FC.а Микропроцессор посылает коды операций и операнды в

эти порты ввода-вывода, через них он также принимает и записыва-

ет в память результаты вычислений. Сигнал занятости сопроцессора

сообщает микропроцессору о том ,а что он исполняет операции.а По

команде "WAIT" микропроцессор ожидает, пока сопроцессор закончит

исполнение.

аааа Сопроцессор выявляета шесть различных исключительных ситуа-

ций,а которые могут возникнуть во время исполнения команды. Если

маска соответствующего исключения в сопроцессоре не установлена,

сопроцессор устанавливает сигнал ошибки, по которому генерирует-

сяа прерываниеа 13,а и сигнал 'BUSY' фиксируется в установленном

состоянии.а Сигнал 'BUSY'а можета бытьа очищена командойа записи

8-разрядногоа ввода-выводаа по адресу F0,а при условии что D0-D7

равны нулю.

аааа Код самоконтроля при включении питания в системном ПЗУ раз-

решает прерывание 13 и устанавливает вектор этогоа прерыванияа ,

указывающийа на рабочую программу ПЗУ. Эта программа очищает за-

щелку сигнала 'BUSY' и передает затема управлениеа поа адресуа ,

указанномуа вектором немаскированного прерывания.а Это позволяет

использовать код, записанный для любого персонального компьютера

IBM, в IBM PC AT. Драйвер немаскируемых прерываний должен прочи-

тать состояние сопроцессора,а чтобы определить, было ли НМП выз-

вано сопроцессором. Если нет, то управление передается исходному

драйверу НМП.

аааа Сопроцессор предусматриваета дваа режимаа работы,а подобные

двум режимам микропроцессора. после сброса при включении питания

илиа приа операцииа записиа ввода - вывода в порт с адресом 00F1

сопроцессор находится в режиме реальнойа адресации.а Этот арежим

совместим с сопроцессором 8087 ,а который используется с другими

персональными компьютерами IBM. Сопроцессор может быть переведен

в режим защиты с помощью команды SETPM ESC. В режим реальной ад-

ресации он может возвратиться, если будет выполнена операция за-

писиа ввода-вывода в порт с адресом 00F1,а при условии что D0-D7

равны 0.

ааааааааааааа  3╔═════════════════════════════════════╗

ааааааааааааа  3║ Базовая система ввода-вывода (BIOS) ║

ааааааааааааа  3╚═════════════════════════════════════╝

аааа Базовая система ввода-вывода (BIOS) находится в ПЗУ на сис-

темной плате.а Она обеспечивает управление уровнями для основных

устройства ввода-выводаа в системе.а На дополнительных адаптерах

могут размещаться дополнительные модули ПЗУ ,а которые обеспечи-

вают управление уровнями устройства на этом дополнительном адап-

тере. Рабочие программы BIOS позволяют программисту, работающему

на языке ассемблера,а выполнять операции ввода-вывода в блоковом

(диски или дискеты) или в символьном формате без учета адресаа и

параметров устройства.а BIOS предусматривает такие системные ус-

луги , как определение времени суток и размера памяти.


ааааааааааааааааааааааааааааааа - 17 -

аааа Целью BIOS является обеспечение операционной связи с систе-

мой и освобождение программиста от заботы об аппаратных характе-

ристиках устройств.а Интерфейс BIOS отделяет пользователя от ап-

паратуры,а позволяя добавлять к системе новые устройства, сохра-

няяа при этом связь с устройством на уровне BIOS.а В этом случае

аппаратные изменения и расширения становятсяа "прозрачными"а для

пользователя.

аааааааааааааааааааааа  2┌────────────────────┐

аааааааааааааааааааааа  2│ Использование BIOS │

аааааааааааааааааааааа  2└────────────────────┘

аааа Доступ ка BIOSа обеспечивается через программные прерывания

микросхемы 80286 в режиме реального времени.а Каждая точка входа

в BIOS доступна через собственное прерывание.а например, для оп-

ределения объема базового ОЗУ,а доступного в системе, содержащей

80286,а в режиме реального времени , прерывание INT 12H вызывает

рабочую программу BIOSа для определения размера памяти и возвра-

щает полученное значение системе.

ааааааааааааааааааааа  2┌─────────────────────┐

ааааааааааааааааааааа  2│ Передача параметров │

ааааааааааааааааааааа  2└─────────────────────┘

аааа Все параметры,а передающиеся в рабочие программы BIOS и об-

ратно,а проходят через регистры микросхемы 80286.а Вводная часть

каждой функции BIOS содержит регистры, используемые при вызове и

возврате, например , для определения размера памяти параметры не

передаются.а Размера памятиа в килобайтах возвращается в регистр

AX.

а Если функция BIOS содержит в себе несколько возможных операций,

то регистр AH используется на входе, чтобы показать желаемую опе-

рацию,а например, для установки времени суток требуется следующая

программа:

MOV AH,1ааааааааааааааааааааааа установить время суток

MOV CX,HIGH COUNTаааааааааааааа установить текущее время

MOV DX,LOW COUNT

INT 1AHаааааааааааааааааааа ааааустановить время

аааа для чтения времени суток:

MOV AH,0ааааааааааааааааааааааа считать время суток

INT 1AHаааааааааааааааааааааааа считать таймер

аааа Программы BIOS запоминают все регистры,а кроме AX и флагов.

Другие регистры изменяются по возврату только в том случае, если

они возвращают значение вызывающей программе.а Конкретное назна-

чениеа регистра можно определить по вводной части каждой функции

BIOS.