Содержание1.4. Сопроцессор управления CP0
1.9. Внешние выводы микропроцессора и организация обмена по системной шине
2.1. Состав и функционирование системного контроллера
1. Структура и функционирование микропроцессора 1890ВМ2Т
User) – выполнение пользовательских программ, режим ядра (Kernel
1.1. Общая структура микропроцессора
1.2. Центральный процессор CPU.
HI заносится старшие 32 разряда, а в регистр LO
Мнемокод Асссемблера
Мнемокод Асссемблера
Мнемокод Асссемблера
Мнемокод Асссемблера
Мнемокод Асссемблера
PC, формируется путем сложения текущего содержимого PC
1.3. Внутренняя кэш-память команд и данных.
1.4. Сопроцессор управления CP0
Config Отдельные биты и поля в регистре Confi
DB Refill
Index, Random, EntryLO, EntryHI
Tlbr, tlbwi, tlbwr, tlbp
1.5. Организация обращения к памяти
Сегмент kuseg
Сегменты ядра kseg0 и kseg1
Сегмент ядра kseg2
Рис. 1.12. Формат содержимого регистров EntryHi и EntryLo
Tlbp, tlbr, tlbwi, tlbwr
Tlbwi, tlbr, tlbp
EntryHi, EntryLo
TLB (сегмент kuseg
TLB (сегмент kseg2
IBE (Instr) DBE
IWatch (Instr) DWatch
Начальный запуск (исключение Reset)
Исключения типа UTLBMiss, TLBL, TLBS, Mod
Исключения типа AdEL, AdES
Исключение типа Ovf
Исключение типа CpU
Исключение типа Int
Исключения типа Iwatch, Dwatch
BEV=1 (процессор работает в режиме начальной загрузки «Bootstrap
СМ - бит, указывающий при значении CM=1 на кэш-промах при обращении к изолированному кэшу; SwC
IМ1:0 используются для маскирования программных прерываний, которые инициируются установкой значения битов Sw1=1 и Sw0=1 в регис
KUc – бит, задающий текущий режим функционирования процессор: режим пользователя при установке значения KUc=1, режим ядра при KU
РЕ, PZ в микропроцессоре 1890ВМ2Т не используются, всегда имеют значение 0. Отметим, что в регистре Status
Cause имеют следующее назначение: BD
СЕ – 2-битовое поле, указывающее номер сопроцессора при обращении к которому возникло исключение типа CpU (недоступный сопроцесс
Sw1-0 – биты запросов программного прерывания: при записи значения Swx=1 инициируется соответствующее прерывание; ExcCode
IWatch (рис. 1.18), доступный для чтения и записи, задает адрес команды, при выборке которой возникает исключение IWatch Excepti
Тип Исключения
Физический адрес
Status, Cause
BadVAddr, Context
Synchronized Interrupt
1.8. Синхронизация микропроцессора и реализация начального запуска
Status устанавливаются значения битов TS = SWc =KUc=IEc=0, BEV=1 (работа в некэшируемой области памяти). Поле Random в регистре
Таблица … Адреса выводов PIO при раздельной записи битов в PioOutReg
ReadRegLo – ReadRegHi, LoadRegLo – LoadRegHi, TimerStatReg.
2.4. Контроллер прерываний
IntLevel0, IntLevel1
IntLevel0, IntLevel1
IntLevel0, IntLevel1
|
